FPGA信号时序的获取方法及系统

    公开(公告)号:CN110502067B

    公开(公告)日:2022-09-27

    申请号:CN201811367050.8

    申请日:2018-11-16

    Abstract: 本发明公开了一种FPGA信号时序的获取方法及系统。所述获取方法包括:获取信号请求;所述信号请求包括目标信号;根据所述目标信号确定所述RTL文件描述的硬件电路的目标信号点;根据所述目标信号点在所述RTL文件中添加约束语句;执行所述RTL文件,获取所述目标信号点的直接捕获信号;根据所述硬件电路和所述直接捕获信号计算间接捕获信号;所述目标信号包括所述直接捕获信号和所述间接捕获信号。本发明实现了用最少的FPGA资源获取用户所需的任意信号。

    基于FPGA的具有组态功能的核电站安全级仪控系统及方法

    公开(公告)号:CN109243650A

    公开(公告)日:2019-01-18

    申请号:CN201811233586.0

    申请日:2018-10-22

    Abstract: 本公开提出一种基于FPGA的具有组态功能的核电站安全级仪控系统及方法,该核电站安全级仪控系统包括FPGA主控芯片,该FPGA主控芯片包括:Block-RAM模块,用于存储数据,该数据包括由DCS功能图转化的组态化数据;基本应用功能模块,用于执行DCS功能图上的功能;以及主控逻辑模块,用于从所述Block-RAM模块中调取数据,并控制所述基本应用功能模块利用所述数据执行DCS功能图上的功能。本公开基于FPGA的具有组态功能的核电站安全级仪控系统及方法,大大提高了工程项目的开发速度,降低了工作人员的技术门槛,提高了项目执行的准确性,减少了人因错误。

    FPGA器件的数据存储控制方法、系统、FPGA系统及介质

    公开(公告)号:CN118151853A

    公开(公告)日:2024-06-07

    申请号:CN202410318716.X

    申请日:2024-03-20

    Abstract: 本公开提供了一种FPGA器件的数据存储控制方法、系统、FPGA系统及介质,该数据存储控制方法通过检测存储芯片是否发生故障,其中,存储芯片包括:易失性存储芯片、第一非易失性存储芯片以及第二非易失性存储芯片;第一非易失性存储芯片用于存储FPGA系统的配置数据,第二非易失性存储芯片用于存储所述配置数据,FPGA系统包括FPGA器件和存储芯片;若第一非易失性存储芯片发生故障,则读取第二非易失性存储芯片中存储的数据,并将读取的数据写入易失性存储芯片中;访问易失性存储芯片,并根据从易失性存储芯片中读取的数据控制对应的执行部件;从而实现第一非易失性存储芯片中存储的数据的备份,提高了数据存储控制的安全性。

    基于FPGA的数据处理方法、装置及系统

    公开(公告)号:CN115470804A

    公开(公告)日:2022-12-13

    申请号:CN202211227332.4

    申请日:2022-10-09

    Abstract: 本发明公开了一种基于FPGA的数据处理方法、装置及系统,该基于FPGA的数据处理方法包括:采集仪器控制系统的控制数据转换为预设格式的目标数据,将目标数据中的二进制数据进行扩位,执行对应的处理方式,得到中间处理数据,最终输出结果的小数位数根据目标数据中的小数位数确定,输出结果中的质量码根据中间处理数据的溢出结果确定,最后将输出结果发送至仪器控制系统,降低了在计算过程中的资源消耗,解除了在数据处理中只能小数位相同数据处理的限制,最大程度上保留了输出结果的精度,提高了数据处理系统的整体性能。

    核电站安全级仪控系统
    18.
    发明公开

    公开(公告)号:CN114049978A

    公开(公告)日:2022-02-15

    申请号:CN202111264567.6

    申请日:2021-10-28

    Abstract: 本发明公开了一种核电站安全级仪控系统包括机箱,机箱包括第一板卡,第一板卡包括ASPLD芯片,ASPLD芯片中的背板通信控制模块用于对输入数据进行拆包并存储至ASPLD芯片的缓存中,再按照背板通信数据格式进行打包,逐帧发送至核电站安全级仪控系统外部;比较模块用于将拆包后的输入数据与配置参数进行比较得到比较结果;计算模块用于调用运算接口对比较结果进行运算并输出运算结果。本发明通过ASPLD芯片中的背板通信控制模块对接收到的输入数据进行拆包存储或打包发送处理,并将多个运算接口集成在计算模块上,通过调用计算模块上的运算接口对比较结果进行运算并输出运算结果,提高了处理能效,节省了资源占用空间。

    数字化仪控系统专用集成电路及控制芯片

    公开(公告)号:CN114035463A

    公开(公告)日:2022-02-11

    申请号:CN202111264574.6

    申请日:2021-10-28

    Abstract: 本发明公开了一种数字化仪控系统专用集成电路及控制芯片,所述专用集成电路包括时钟接口和多个功能模块,所述时钟接口用于将外部时钟信号接收至所述专用集成电路并传输至所述多个功能模块,所述多个功能模块用于在所述外部时钟信号的统一驱动下并行工作。本发明不执行任何软件代码,解决系统稳定性问题;数字化仪控系统专用集成电路数据并行处理机制提高数字化仪控系统整体处理速度;用户使用时只需通过设置相应参数就可以使用数字化仪控系统专用集成电路的各基础功能,降低了数字化仪控系统的技术开发门槛和开发成本,缩短了数字化仪控系统开发周期;专用集成电路在批量生产时具有体积小、功耗低、可靠性高、保密性强、成本低的优点。

    仪控系统的通信诊断方法及系统

    公开(公告)号:CN113867325A

    公开(公告)日:2021-12-31

    申请号:CN202111256756.9

    申请日:2021-10-27

    Abstract: 本发明公开了一种仪控系统的通信诊断方法及系统,用于对卡件进行通信诊断;通信诊断方法包括步骤:目标设备的转发模块获取测试主机发送的通信诊断请求,并转发至核心卡件;核心卡件解析通信诊断请求以获取通信诊断参数,并检查通信诊断参数是否符合预设要求,若符合则将通信诊断请求转发至目标设备的应用卡件;应用卡件解析通信诊断请求以获取通信诊断参数,并对通信诊断参数对应的目标卡件进行通信诊断操作,以获取通信诊断结果信息。本发明有效地简化了仪控系统的通信诊断流程,提高了通信诊断效率和灵活性,增加了诊断过程的防呆性,拓展了通信诊断的范围;从而能够对仪控系统的各卡件进行全面、快速、有效的通信诊断。

Patent Agency Ranking