一种改进扫描链单元及基于该单元的非并发测试方法

    公开(公告)号:CN102043122B

    公开(公告)日:2012-12-05

    申请号:CN201010572388.4

    申请日:2011-01-17

    Abstract: 一种改进扫描链单元及基于该单元的非并发测试方法,属于片上系统测试领域,本发明为解决现有基于扫描链的非并发方式的在线测试方法存在对时序的要求比较严格、控制难度大、且无法一次移入多组测试向量的问题。本发明所述改进扫描链单元用于代替片上系统中的D触发器,该单元中有两个触发器和两个选择器,第一触发器是构成原电路扫描链的基本单元,实现与原D触发器相同功能,第二触发器是为进行测试时保存数据而引入的。两个数据选择器通过使能端来控制数据的流向,第一选择器控制第二触发器中的数据是否可以送到第一触发器,第二选择器控制第一触发器的工作状态或扫描状态。此单元可输入多组测试向量连续测试。测试前后不改变电路的运行状态。

    一种利用奇偶校验码进行故障在线纠错装置及方法

    公开(公告)号:CN102034555B

    公开(公告)日:2012-09-19

    申请号:CN201110021671.2

    申请日:2011-01-19

    Abstract: 一种利用奇偶校验码进行故障在线纠错装置及方法,属于在线测试领域,本发明为解决现有利用纠错码对嵌入式存储器进行在线测试时,带来的冗余开销过于庞大的问题。本发明它的分为检错和纠错两个过程,其中检错的步骤如下:检测是否有新的地址输入或者读写信号改变;对数据计算器校验码;读出数据并与已存校验码比较;将比较的结果写入故障标志位存储器;将故障地址以及纠错码跟别写入相应存储器。纠错的过程:检测是否有新的地址输入或者读写信号改变;判断故障标志位;查找纠错码;本发明是在不改变存储器以存储数据,不影响存储器正常读写操作的条件下对嵌入式存储器进行在线测试,保证检测到所有奇数个故障。

    一种利用奇偶校验码进行故障在线纠错装置及方法

    公开(公告)号:CN102034555A

    公开(公告)日:2011-04-27

    申请号:CN201110021671.2

    申请日:2011-01-19

    Abstract: 一种利用奇偶校验码进行故障在线纠错装置及方法,属于在线测试领域,本发明为解决现有利用纠错码对嵌入式存储器进行在线测试时,带来的冗余开销过于庞大的问题。本发明它的分为检错和纠错两个过程,其中检错的步骤如下:检测是否有新的地址输入或者读写信号改变;对数据计算器校验码;读出数据并与已存校验码比较;将比较的结果写入故障标志位存储器;将故障地址以及纠错码跟别写入相应存储器。纠错的过程:检测是否有新的地址输入或者读写信号改变;判断故障标志位;查找纠错码;本发明是在不改变存储器以存储数据,不影响存储器正常读写操作的条件下对嵌入式存储器进行在线测试,保证检测到所有奇数个故障。

    基于IEEE1500标准的IP核测试结构及测试方法

    公开(公告)号:CN101976216A

    公开(公告)日:2011-02-16

    申请号:CN201010519749.9

    申请日:2010-10-26

    Abstract: 基于IEEE 1500标准的IP核测试结构及测试方法,涉及IP核测试结构和方法,解决了现有的IP核测试技术耗时长、测试效率低的问题,过程如下:一、开启配置信号生成模块,生成测试所需的配置信号;二、开启命令总线分配模块,在配置信号的作用下将命令总线与被测IP核的命令信号线相连。三、开启测试指令生成模块,在上层控制指令的作用下,给被测IP核提供控制信号和编码后的测试指令。四、开启数据总线分配模块,配置测试数据传输的通路。五、开启相应的测试数据生成模块,给被测IP核提供测试激励。六、使被测IP核正常工作,捕获IP核的测试响应。本发明通过在FPGA内增加测试结构实现了IP核的测试,设计简单而灵活。

    基于CF卡和动态RAM的弹载高速大容量数据存储记录器

    公开(公告)号:CN101714066A

    公开(公告)日:2010-05-26

    申请号:CN200910310084.8

    申请日:2009-11-20

    Abstract: 基于CF卡和动态RAM的弹载高速大容量数据存储记录器,它涉及一种弹载数据存储记录器。它解决了现有的数据记录器存储容量小、存取速度慢以及升级困难的问题。基于CF卡和动态RAM的弹载高速大容量数据存储记录器,它的CF卡的数据信号输入或输出端与控制模块的数据信号的输出或输入端连接,动态RAM模块的缓存数据信号输入或输出端均与控制模块的缓存数据信号输出或输入端连接。本发明适用于导弹飞行实验过程中弹上各种信号的同步记录场合。

    基于合成偏差的模拟电路测试激励优化方法

    公开(公告)号:CN111398777B

    公开(公告)日:2022-03-15

    申请号:CN202010163778.X

    申请日:2020-03-10

    Abstract: 基于合成偏差的模拟电路测试激励优化方法,涉及模拟电路故障检测领域。本发明是为了解决脉冲激励对于特征微弱的潜在故障不能有效激励的问题。本发明采集被测电路中所有元件的敏感频率,并将所有元件的敏感频率构成被测电路的敏感频率集,采用贪婪算法对敏感频率集进行去冗余处理,获得优化后的测试激励。能够更好激发元器件特征微弱的潜在故障特征,在减少测试激励集规模的同时提高了模拟电路潜在故障的检测率。

    一种QPSK信号的自适应载波和符号联合同步方法

    公开(公告)号:CN111935052B

    公开(公告)日:2022-03-08

    申请号:CN202010719752.9

    申请日:2020-07-23

    Abstract: 本发明提出一种QPSK信号的自适应载波和符号联合同步方法,所述方法包括确定输入信号、获得相互正交的两路QPSK基带信号、分别利用鉴相器和Gardner定时误差检测器计算基带信号的载波相位误差信号和定时相位误差信号、计算特征值并将同步过程分为三个阶段:粗同步阶段,过渡阶段和细同步阶段、对现同步阶段进行识别选择相应的环路滤波器、对信号进行矫正输出最终判决信号。本发明所述方法能够有效地同时提高同步环路的同步速度和同步精度两大技术指标,尤其是对具有大偏差的QPSK信号的同步效果提高更加明显。

    一种基于多特征的DC-DC变换器关键器件参数辨识方法

    公开(公告)号:CN111464022A

    公开(公告)日:2020-07-28

    申请号:CN202010220636.2

    申请日:2020-03-25

    Abstract: 一种基于多特征的DC-DC变换器关键器件参数辨识方法,属于电力电子技术领域,解决了现有电力电子变换器主电路参数辨识方法中,存在建模复杂,需要引入的电流传感器,增加电路复杂度,易引发新的故障,且降低了待辨识器件所在电路的可靠性的问题。本发明获取待进行参数识别的DC-DC变换器的M个关键元器件的参考信号和采样信号,采用遗传算法,分别对每个器件的特征进行选择,获取每个元器件的敏感特征,利用每个器件的敏感特征和参考特征向量,建立基于回归算法的变换器关键元器件参数辨识模型,获取每个关键器件的特征参数值。本发明适用于DC-DC变换器器件参数识别。

Patent Agency Ranking