-
公开(公告)号:CN113269317A
公开(公告)日:2021-08-17
申请号:CN202110400723.0
申请日:2021-04-14
Applicant: 南京大学
Abstract: 本发明提出一种脉冲神经网络计算阵列,可以支持卷积——池化的连续运算,可以支持脉冲神经网络的并行推理运算,提高算法推理过程中的执行效率。本发明包括若干个脉冲神经网络计算单元构成的脉冲神经网络计算簇,每个脉冲神经网络计算单元中包括膜电位累加器、脉冲发射器、池化缓冲区和池化比较器。其中膜电位累加器与脉冲发射器互相电性连接,脉冲发射器与池化缓冲区和池化比较器互相电性连接。其中,膜电位累加器用于对输入的脉冲序列进行累加运算;脉冲发射器根据累加器输入的膜电位,判断是否向下一级发射脉冲;池化缓冲区对脉冲发射器的脉冲进行计数和缓存;池化比较器对缓冲区的输入进行比较运算。
-
公开(公告)号:CN112260980A
公开(公告)日:2021-01-22
申请号:CN202011163735.8
申请日:2020-10-27
Applicant: 南京大学
Abstract: 本发明提出一种基于超前预测实现相位噪声补偿的硬件系统及其实现方法,包括用于控制所有计算模块和存储模块的核心控制模块;用于存储计算出的导频相位角和调制后信号的初始相位角结果数据的存取模块;用于计算定点复数信号的相位角结果的计算模块;以及运用导频点的相位角信息进行均值计算,并对调制后信号的初始相位角结果进行超前相位噪声补偿的超前预测相位噪声补偿模块。本发明在硬件上采用超前预测相位噪声的方式对调制信号的相位进行相位补偿,确保通信硬件实现中的性能和精度要求,降低硬件资源消耗,降低硬件的功耗,全流水地执行硬件计算,能够符合通信系统中的传输特征,适合各个场景下的通信系统中硬件实现相位噪声补偿过程。
-
公开(公告)号:CN110347617A
公开(公告)日:2019-10-18
申请号:CN201910597031.2
申请日:2019-07-03
Applicant: 南京大学
IPC: G06F12/1081 , G06F13/28
Abstract: 本发明涉及了一种多核SoC中DMA模块的功能验证方法,具体步骤为:首先建立基于有向二分图的多核SoC中DMA模块抽象配置模型;然后采用等价类划分算法将原本扁平无序的配置空间转换成了三层的配置空间树;接着采用深度优先算法对配置空间树的叶子节点集进行遍历,得到包含高层次配置信息的无冗余全覆盖叶子节点序列;最后通过内核相关的DMACfg转换函数将每个叶子节点转换成实际DMA的配置信息。有益效果:本发明的证方法可以在保证完备的功能覆盖率基础上最小化验证配置激励集。
-
-