公开(公告)号：CN111338326A

公开(公告)日：2020-06-26

申请号：CN202010263048.7

申请日：2020-04-07

Applicant: 华北水利水电大学

Inventor： 段爱霞 ,  段美霞 ,  段艳玲 ,  杨媚 ,  江勇 ,  黄永志 ,  白娟 ,  姚淑霞 ,  杜爱国

IPC: G05B23/02

Abstract: 本发明公开了一种FPGA通用IO接口测试的设备和方法，包括工控机和测试硬件平台；所述的测试硬件平台包括电源模块电路、信号源模块电路、测试夹具、激励FPGA1，A/D采集模块电路、控制CPU、LAN接口电路和IO性能测试接口电路。本发明通过工控机作为系统上位机，同时通过下位机CPU控制信号源电路模块产生同源时钟系统时钟，激励FPGA1中的并行配置控制器加载待测试FPGA2测试用例，激励FPGA1中的测试向量随待测试FPGA2测试用例而变化，从而实现FPGA芯片通用IO接口研制和筛选抽测阶段的一种全功能，关键性能参数测试，低成本且有效的测试。

公开(公告)号：CN210297734U

公开(公告)日：2020-04-10

申请号：CN201921777539.2

申请日：2019-10-22

Applicant: 华北水利水电大学

Inventor： 段美霞 ,  段艳玲 ,  江勇 ,  杨媚 ,  段爱霞 ,  黄永志

IPC: H04L12/26

Abstract: 本实用新型公开了一种多端口通信链路测试仪，包括显示屏、测试模块以及指示单元，所述测试模块包括CPU、FPGA、2M接口芯片，网络接口芯片、MAXIM多协议电平接口芯片、网络接口插座、高密度80PIN插座，所述FPGA分别与CPU、2M接口芯片，网络接口芯片、MAXIM多协议电平接口芯片通信连接，所述网络接口芯片的网络接口与网络接口插座连接，所述2M接口芯片以及MAXIM多协议电平接口芯片的各接口均与高密度80PIN插座连接。本实用新型通过设置80PIN接口插座将低速链路接口集中在一起，可以避免多种接口并存时体积过大的问题，另外通过设置发光二极管和数码管分别表示链路状态和测试仪异常原因，可以避免程序跑飞或者显示屏故障时无法读取异常原因或者链路状态的问题。