-
公开(公告)号：CN103888227A
公开(公告)日：2014-06-25
申请号：CN201410160335.X
申请日：2014-04-21
Applicant: 华北水利水电大学
IPC: H04L1/00 , H04L12/931
Abstract: 本发明公开了一种基于VL的数据帧接收分析设备，其中，所述接收分析设备包括接口电路、FPGA模块、工控核心CPU和外部DDR3，所述FPGA模块包括帧识别校验模块、帧统计模块、定时及秒中断发生模块、帧捕获模块、分析模块和缓存模块，所述接口电路用于实现从网络数据的物理电信号到数字信号的转换；所述FPGA模块用于对所述数字信号进行VL数据帧的分析处理，并将实时捕获的数据存放到所述外部DDR3上；所述工控核心CPU用于本地电路的控制和配置。硬件分时的方式对接收到的基于VL的数据帧进行处理，保证了对基于VL的AFDX数据帧的硬件实时处理和软件实时刷新。
-
公开(公告)号：CN109885434B
公开(公告)日：2023-01-31
申请号：CN201910071656.5
申请日：2019-01-25
Applicant: 华北水利水电大学
IPC: G06F11/22 , G06F11/273
Abstract: 本发明公开了一种FPGA高速SerDes接口的集成测试系统及方法，包括中央处理模块、交换机、数字程控电源、码型发生器、测试仪器模块和SerDes接口测试PCB，本发明通过集成分离的专项测试仪仪器，通过搭载SerDes接口测试PCB硬件平台，在中央处理模块中实现对测试仪器的远程控制和集成，同时，实现对所需参数的测试和记录，并将测试记录在中央处理模块上集中输出，从而实现对SerDes芯片参数的全覆盖测试，通过减少人工测试的干预，减少手动切换，操作的时间，大幅度提高FPGA芯片SerDes接口的测试效率。
-
公开(公告)号：CN111338326B
公开(公告)日：2022-11-11
申请号：CN202010263048.7
申请日：2020-04-07
Applicant: 华北水利水电大学
IPC: G05B23/02
Abstract: 本发明公开了一种FPGA通用IO接口测试的设备和方法，包括工控机和测试硬件平台；所述的测试硬件平台包括电源模块电路、信号源模块电路、测试夹具、激励FPGA1，A/D采集模块电路、控制CPU、LAN接口电路和IO性能测试接口电路。本发明通过工控机作为系统上位机，同时通过下位机CPU控制信号源电路模块产生同源时钟系统时钟，激励FPGA1中的并行配置控制器加载待测试FPGA2测试用例，激励FPGA1中的测试向量随待测试FPGA2测试用例而变化，从而实现FPGA芯片通用IO接口研制和筛选抽测阶段的一种全功能，关键性能参数测试，低成本且有效的测试。
-
公开(公告)号：CN115273408A
公开(公告)日：2022-11-01
申请号：CN202210892711.9
申请日：2022-07-27
Applicant: 华北水利水电大学
Abstract: 本发明公开了一种水利工程防汛信息预警装置，包括：预警装置，所述预警装置包括箱体，所述箱体的顶部通过螺栓固定连接有连接桶，所述箱体内壁的底部固定连接有固定管，且固定管固定贯穿并延伸至箱体的顶部，所述固定管的表面活动连接有环形浮板，所述环形浮板的顶部固定连接有第一驱动杆。本发明通过设置第二阻尼弹簧，使得可以将环形浮板上下震动的振幅降低并传递至触碰板，避免起伏的水浪对触碰板产生较大的升降幅度，同时通过设置配重块，使得连接组件的重力增加，使得降低了环形浮板受起伏水浪影响造成的上下移动幅度，即进一步降低了起伏的水浪带动触碰板的升降幅度，从而使得可以避免发生误报并提高预警检测准确性的目的。
-
公开(公告)号：CN109709472B
公开(公告)日：2020-12-22
申请号：CN201910071657.X
申请日：2019-01-25
Applicant: 华北水利水电大学
IPC: G01R31/28
Abstract: 本发明公开了一种FPGA配置电路CFG的测试系统和测试方法，测试系统包括中央处理模块、交换机、程控数字电源、码型发生器和CFG测试PCB，CFG测试PCB上设有FPGA测试夹具组、JTAG下载模块、测试FPGA、配置芯片、参考时钟接口和电源接口，待测FPGA芯片设置在FPGA测试夹具组内，测试方法依次包括选定配置控制器、码型发生器向测试FPGA和待测FPGA芯片提供时钟信号、下载测试向量并输出测试bits、待测FPGA芯片下载测试bits进行测试、测试结果与测试信息进行关联并存储；本发明实现对FPGA配置电路CFG性能的全方面、高性能测试，且集成度高，灵活性高，使用方便，通过减少人工测试的干预，减少手动切换和操作的时间，大幅度提高FPGA芯片配置电路CFG的测试效率。
-
Patent Agency Ranking
公开(公告)号：CN104284054B
公开(公告)日：2017-05-03
申请号：CN201410380859.X
申请日：2014-08-05
Applicant: 华北水利水电大学
IPC: H04N1/32
Abstract: 本发明涉及基于鬼成像和公钥密码的多图像加密与解密方法，加密方法为:沿光路依次设置至少一条光路，每条光路依次设置空间光调制器(SLM)、待加密图像、凸透镜，使各条光路会聚于一个桶探测器；控制SLM产生不同的随机相位板，获得所有探测数据，通过计算并用公钥加密算法进行加密，得到密文。解密方法为：接收密文和随机相位板信息，通过私钥将密文解密，获得数据；求随机相位板在其菲涅耳域的光强信息，将包含所有明文信息的数据与对应图像的光强信息进行关联，计算以解密。本发明的方法简化了光学系统，可以对任意幅图像同时加密，多幅图像之间不会产生相互串扰，加密图像的数量不影响解密图像的清晰度。
-
公开(公告)号：CN105162543A
公开(公告)日：2015-12-16
申请号：CN201510506126.0
申请日：2015-08-17
Applicant: 华北水利水电大学
IPC: H04J3/06
Abstract: 本发明公开了一种用于SDH时钟抖动测试的装置及方法，包括电源模块、信号输入模块、光电转换模块、差分放大模块、时钟恢复模块、跟踪时钟恢复模块、抖动恢复模块、信号调理模块、A/D转换模块，FPGA抖动测试模块、PXI总线控制模块和上位机模块；首先，本发明采用FPGA抖动测试模块，避免了昂贵的测试仪器的使用，节省了SDH时钟抖动测试的成本；其次，本发明采用集成化的时钟恢复芯片ADN2812、差分放大器ADL5565和接口芯片PCI9054等，减小了测试电路的面积和复杂性，也减少了PLL电路的使用；最后，本发明采用上位机模块对FPGA抖动测试模块控制测试的方式，减少了模拟电路的使用，使SDH时钟抖动的测试结果更加的可靠。
-
公开(公告)号：CN104284054A
公开(公告)日：2015-01-14
申请号：CN201410380859.X
申请日：2014-08-05
Applicant: 华北水利水电大学
IPC: H04N1/32
CPC classification number: H04N1/32272
Abstract: 本发明涉及基于鬼成像和公钥密码的多图像加密与解密方法，加密方法为：沿光路依次设置至少一条光路，每条光路依次设置空间光调制器(SLM)、待加密图像、凸透镜，使各条光路会聚于一个桶探测器；控制SLM产生不同的随机相位板，获得所有探测数据，通过计算并用公钥加密算法进行加密，得到密文。解密方法为：接收密文和随机相位板信息，通过私钥将密文解密，获得数据；求随机相位板在其菲涅耳域的光强信息，将包含所有明文信息的数据与对应图像的光强信息进行关联，计算以解密。本发明的方法简化了光学系统，可以对任意幅图像同时加密，多幅图像之间不会产生相互串扰，加密图像的数量不影响解密图像的清晰度。
-
公开(公告)号：CN103944679A
公开(公告)日：2014-07-23
申请号：CN201410161476.3
申请日：2014-04-21
Applicant: 华北水利水电大学
IPC: H04L1/00 , H04L12/931
Abstract: 本发明公开了一种基于VL的数据帧并发业务发生设备，其中，所述数据帧并发业务发生设备包括帧净荷数据寄存器、FPGA模块、MAC层接口电路，所述FPGA模块包括控制信息寄存器、帧序号硬件并发处理电路、SN序号发生电路、帧间隔并发处理模块、帧间隔控制模块、帧汇聚模块；所述FPGA模块首先读出帧控制信息和帧净荷数据，然后将SN序号发生电路生成的帧序号附加到数据帧帧尾形成完整的数据帧，完整的数据帧后通过帧间隔控制模块送到帧汇聚模块进行数据帧重排，最后送到MAC层接口电路进行数据帧的物理发送。在2048范围内的VL数据帧可以实现硬件的并发操作控制，每个VL数据帧均有自己的专属控制信息寄存器。
-
公开(公告)号：CN119903866A
公开(公告)日：2025-04-29
申请号：CN202411990006.8
申请日：2024-12-31
Applicant: 华北水利水电大学
IPC: G06K19/07 , G06K19/077
Abstract: 本发明公开了一种XOA2封装非接触芯片的灌注方法及系统，涉及芯片灌注技术领域。包括：首先，在上位机中选择需要灌注的固件程序，通过USB接口下发到MCU单片机中；在MCU单片机中将固件程序进行切片分割，通过SPI接口将切片后的数据送到射频基带调制解调电路中，在射频基带调制解调电路中按照协议进行数据的封装；封装后的数据采用ASK调制后通过射频接口发送到EMC滤波电路，滤波调整后的电信号通过匹配电路与待灌注XOA2封装非接触芯片进行匹配；匹配之后，通过灌注夹具直接与待灌注XOA2封装非接触芯片进行连接。本发明避免了无线灌注状态下可能发生的通信错误。
-
-
-
-
-
-
-
-
-
Search Results
31
records
(took 0.027 seconds)
