-
公开(公告)号：CN117133653A
公开(公告)日：2023-11-28
申请号：CN202210550758.7
申请日：2022-05-20
Applicant: 华为技术有限公司
IPC: H01L21/335 , H01L29/778
Abstract: 本申请实施例提供一种半导体结构的制备方法，涉及半导体技术领域，用于降低欧姆接触电阻率并提升制备欧姆接触的一致性。半导体结构的制备方法包括：在衬底上形成层叠设置的沟道层和势垒膜，并在势垒膜上刻蚀出源极凹槽和漏极凹槽，然后利用湿法刻蚀对源极凹槽和漏极凹槽的底部进行平坦化处理，以使源极凹槽和漏极凹槽的槽底平整，最后形成源极和漏极。其中，源极凹槽和漏极凹槽之间具有间隔，源极位于源极凹槽，漏极位于漏极凹槽，源极与势垒层欧姆接触，漏极与势垒层欧姆接触。
-
公开(公告)号：CN117133642A
公开(公告)日：2023-11-28
申请号：CN202210590240.6
申请日：2022-05-26
Applicant: 华为技术有限公司
IPC: H01L21/268 , H01L21/285 , H01L29/45 , H01L21/335 , H01L29/778
Abstract: 本申请提供一种半导体器件及其制备方法，用于在半导体器件中形成低电阻且金属表面形貌平整的欧姆接触的同时，有效减少半导体器件的晶圆翘曲、开裂和外延材料电学性能恶化的情况。该方法中，通过在半导体基底上形成光吸收层，且光吸收层在半导体基底上的正投影与半导体基底中待形成欧姆接触的掺杂区不交叠，以及采用预设波长的激光对形成有所述光吸收层的所述半导体基底进行激光退火处理。如此，实现了对半导体基底中的掺杂区的激光退火；并且，在对半导体基底中的掺杂区进行激光退火的过程中，光吸收层可以吸收半导体基底中除掺杂区之外的其他区域上方的激光，阻止激光向下传递，使得对该区域中的温度敏感材料的温度低于其被损坏的临界温度。
-
公开(公告)号：CN116959968A
公开(公告)日：2023-10-27
申请号：CN202210403898.1
申请日：2022-04-18
Applicant: 华为技术有限公司
IPC: H01L21/28 , H01L21/335 , H01L29/45 , H01L29/778
Abstract: 本申请提供了一种半导体器件的制备方法、半导体器件和电子设备，不仅实现了电极层与外延层的欧姆接触，减小了欧姆接触的接触电阻率，且简化了半导体器件的制备过程，降低了半导体器件的制备成本。半导体器件的制备方法可以包括：对外延片进行光刻，形成掩膜层。根据掩膜层，对外延片进行刻蚀，形成凹槽。根据掩膜层，在凹槽中生长外延层，并在外延层的表面形成电极层。其中，电极层与外延层可以欧姆接触。
-
公开(公告)号：CN103403955B
公开(公告)日：2015-07-22
申请号：CN201380000128.1
申请日：2013-01-06
Applicant: 华为技术有限公司
Abstract: 本发明实施例公开了环形器，隔离器和电路组件。一种环形器，该环形器包括外壳和内部构件，所述外壳含有地管脚，所述地管脚用于连接印刷电路板。采用本实施例的环形器，可以改善端口信号的质量，进而提升整个通信系统的稳定性。本发明实施例还公开了一种隔离器和电路组件。
-
公开(公告)号：CN103403955A
公开(公告)日：2013-11-20
申请号：CN201380000128.1
申请日：2013-01-06
Applicant: 华为技术有限公司
Abstract: 本发明实施例公开了环形器，隔离器和电路组件。一种环形器，该环形器包括外壳和内部构件，所述外壳含有地管脚，所述地管脚用于连接印刷电路板。采用本实施例的环形器，可以改善端口信号的质量，进而提升整个通信系统的稳定性。本发明实施例还公开了一种隔离器和电路组件。
-
Patent Agency Ranking
公开(公告)号：CN119907257A
公开(公告)日：2025-04-29
申请号：CN202311390112.8
申请日：2023-10-24
Applicant: 华为技术有限公司
Abstract: 本申请实施例提供一种晶体管、电子设备、晶体管的制备方法。涉及半导体器件技术领域。提供一种可以降低栅极漏电流的晶体管。该晶体管包括衬底、沟道层、势垒层和栅极，沟道层形成在衬底上，势垒层形成在沟道层上，自势垒层指向沟道层的方向，栅极贯通势垒层的至少部分；沟道层包括与栅极位置对应的第一区域，和位于第一区域周边的第二区域，以及，第一区域的位错密度小于或者等于第二区域的位错密度。通过对栅极下方的第一区域进行损伤修复，降低该区域的位错密度，提升该区域的晶体质量，从而达到降低栅极漏电流的目的。
-
公开(公告)号：CN119480841A
公开(公告)日：2025-02-18
申请号：CN202311007023.0
申请日：2023-08-10
Applicant: 华为技术有限公司
IPC: H01L23/498 , H01L23/49 , H01L21/60
Abstract: 本申请涉及半导体装置及其制作方法、相关产品。半导体装置包括功率器件及无源匹配电路。功率器件包括衬底、外延层及元件，外延层沉积至衬底，衬底背离外延层的表面为功率器件的第一表面，外延层背离衬底的表面为功率器件的第二表面，元件位于第二表面；至少部分的无源匹配电路位于第一表面，位于第一表面的无源匹配电路电连接功率器件。本申请实施例将至少部分的无源匹配电路设置于第一表面，能够充分利用第一表面，提高半导体装置的集成度。
-
公开(公告)号：CN117374110A
公开(公告)日：2024-01-09
申请号：CN202210764645.7
申请日：2022-06-30
Applicant: 华为技术有限公司
IPC: H01L29/778 , H01L21/335 , H01L23/42
Abstract: 本申请实施例提供一种半导体器件及电子设备，半导体器件包括衬底、依次设置在衬底上的成核层、缓冲层、沟道层和势垒层，在势垒层上设置有源电极、栅电极和漏电极。还包括第一连接孔，且至少有源区内设置有第一连接孔，第一连接孔的宽度小于源电极或漏电极的宽度。第一连接孔的第一端延伸至衬底，第一连接孔的第二端依次贯穿成核层、缓冲层延伸至沟道层内部，不贯穿沟道层，第一连接孔内填充导热介质，通过第一连接孔及第一连接孔内的导热介质就将产热点沟道层和衬底直接连接，沟道层产生的热量能够通过导热介质直接传递至衬底实现散热，有效的提升了半导体器件的散热能力，且减小或避免了第一连接孔对器件性能的影响，提升了器件的可靠性。
-
公开(公告)号：CN101350599A
公开(公告)日：2009-01-21
申请号：CN200810142030.0
申请日：2008-08-25
Applicant: 华为技术有限公司
CPC classification number: H03F3/72 , H03F1/0266 , H03F1/0288 , H03F2200/432 , H03F2203/7206 , H04W88/08
Abstract: 本发明公开了一种功率放大方法、装置和基站，其中功率放大装置包括：第一功放模块，第二功放模块，第一电桥，第二电桥，栅压模块；所述栅压模块用于根据指令或待放大信号的类型改变提供给第一功放模块或第二功放模块的栅极偏置电压，使功率放大装置的工作模式在平衡功放模式与Doherty功放模式间切换。由于该功率放大装置的工作模式可以根据具体需求在平衡功放模式与Doherty功放模式间切换，提高了该功率放大装置的通用性，降低了网络建设和维护成本。
-
公开(公告)号：CN118098969A
公开(公告)日：2024-05-28
申请号：CN202211505927.1
申请日：2022-11-28
Applicant: 华为技术有限公司
IPC: H01L21/336 , H01L21/28 , H01L21/3213 , H01L21/311 , H01L29/78 , H01L29/423
Abstract: 本申请实施例提供一种半导体工艺方法和芯片。该半导体工艺方法包括：在衬底上形成待刻蚀层，在待刻蚀层的背离衬底的一侧形成掩膜图案层，且掩膜图案层的材料包括第一半导体材料或者介质材料；减薄掩膜图案层的侧面和背离待刻蚀层的表面，使得掩膜图案层的尺寸缩减至预设尺寸；以减薄后的掩膜图案层为掩膜，将减薄后的掩膜图案层的图案转移至待刻蚀层，使得待刻蚀层的尺寸缩减至预设尺寸。通过该半导体工艺方法可以制得尺寸较小的栅极。
-
-
-
-
-
-
-
-
-
Search Results
27
records
(took 0.032 seconds)
