-
公开(公告)号：CN117747652A
公开(公告)日：2024-03-22
申请号：CN202211108136.5
申请日：2022-09-13
Applicant: 华为技术有限公司
IPC: H01L29/778 , H01L21/335
Abstract: 本申请提供一种静电放电保护器件、制备方法、芯片及电子设备。该静电放电保护器件包括：沟道层、势垒层以及控制层；沟道层的表面包括凹部，势垒层包括第一通孔；势垒层堆叠在沟道层的表面；第一通孔与凹部之间有重合；控制层堆叠在势垒层的表面，并通过第一通孔、凹部嵌入沟道层的内部。通过上述的静电放电保护器件，本申请能够实现不会影响受保护的器件/电路的高频性能，且支持受保护的器件/电路在高频场景的应用。
-
公开(公告)号：CN118098969A
公开(公告)日：2024-05-28
申请号：CN202211505927.1
申请日：2022-11-28
Applicant: 华为技术有限公司
IPC: H01L21/336 , H01L21/28 , H01L21/3213 , H01L21/311 , H01L29/78 , H01L29/423
Abstract: 本申请实施例提供一种半导体工艺方法和芯片。该半导体工艺方法包括：在衬底上形成待刻蚀层，在待刻蚀层的背离衬底的一侧形成掩膜图案层，且掩膜图案层的材料包括第一半导体材料或者介质材料；减薄掩膜图案层的侧面和背离待刻蚀层的表面，使得掩膜图案层的尺寸缩减至预设尺寸；以减薄后的掩膜图案层为掩膜，将减薄后的掩膜图案层的图案转移至待刻蚀层，使得待刻蚀层的尺寸缩减至预设尺寸。通过该半导体工艺方法可以制得尺寸较小的栅极。
-
公开(公告)号：CN117673129A
公开(公告)日：2024-03-08
申请号：CN202211053439.1
申请日：2022-08-31
Applicant: 华为技术有限公司
IPC: H01L29/45 , H01L29/49 , H01L29/778 , H01L21/335 , H01L21/67 , H01L21/265 , H01L21/324
Abstract: 本申请实施例提供了一种制备半导体器件的方法和装置以及半导体器件。涉及半导体制造技术领域，该方法包括：确定半导体本体的盖帽层上的离子注入区域，半导体本体已被按照第一注入参数完成所述离子注入和离子激活；根据第一注入参数，确定外延层中离子的峰值浓度区域位置；根据离子的峰值浓度区域位置，确定第一深度；根据第一深度，以离子注入区域为起始区域，刻蚀外延层并暴露第一接触面；在第一接触面上沉积金属层；通过退火的方法，将金属层转化为合金层，并在第一接触面形成欧姆接触。基于该方法，使形成欧姆接触的第一接触面处于2DEG附近，能够降低接触势垒，减小接触电阻，且单次注入即可完成，避免多次注入对晶格造成较大损伤。
-
公开(公告)号：CN117316896A
公开(公告)日：2023-12-29
申请号：CN202210725576.9
申请日：2022-06-24
Applicant: 华为技术有限公司
IPC: H01L23/367
Abstract: 本申请实施例公开了一种芯片及其制备方法、电子设备。涉及电子设备领域。改善了芯片散热不佳的问题。具体方案为：芯片包括本体和散热组件；该本体包括元器件和间隔分布的多个散热孔；该散热孔贯穿本体；该元器件包括信号传输电极；该散热组件包括第一散热件和散热基底，该第一散热件位于该散热孔内；该信号传输电极通过该第一散热件与该散热基底绝缘连接。第一散热件的材料为高热导率的碳纳米管、石墨烯等材料。如此，信号传输电极可以与高热导率的碳纳米管等直接接触，避免因为衬底导热不佳而散热不好，前述的绝缘连接可以避免碳纳米管的导电性能对元器件电性能的影响。使该芯片具有优良的散热性能和优良的电性能。
-
公开(公告)号：CN117253890A
公开(公告)日：2023-12-19
申请号：CN202210644648.7
申请日：2022-06-09
Applicant: 华为技术有限公司
IPC: H01L27/088 , H01L29/06 , H01L21/8234 , H05K1/18
Abstract: 本申请提供了一种半导体器件及电子设备，其中，半导体器件包括衬底和多个结构单元，多个结构单元均设于衬底的一侧；每个结构单元包括源极、漏极、鳍部和栅极，每个结构单元的源极均相连，每个结构单元的漏极均相连，每个结构单元的栅极均相连；每个结构单元中：源极和漏极在衬底的投影分别位于栅极在衬底的投影的两侧，鳍部设于衬底上，鳍部在衬底的投影位于栅极在衬底的投影范围内；多个结构单元中的第一结构单元的鳍部与第二结构单元的鳍部的尺寸不同。本申请能够增加半导体器件的跨导级数。
-
Patent Agency Ranking
公开(公告)号：CN117747642A
公开(公告)日：2024-03-22
申请号：CN202211107921.9
申请日：2022-09-13
Applicant: 华为技术有限公司
IPC: H01L29/45 , H01L29/778 , H01L21/335 , H01L21/324
Abstract: 本申请提供了一种半导体器件及其制备方法，实现了第一电极层与外延层的欧姆接触，减小了欧姆接触的接触电阻率，有助于减小半导体器件的导通电阻，进而降低半导体器件的功率损耗。半导体器件可以包括外延层、掺杂层、介质层和第一电极层。其中，外延层和介质层层叠设置。半导体器件设有第一凹槽，掺杂层和第一电极层的一部分可以层叠设置于第一凹槽内部。
-
公开(公告)号：CN117673073A
公开(公告)日：2024-03-08
申请号：CN202211036160.2
申请日：2022-08-27
Applicant: 华为技术有限公司
IPC: H01L27/02 , H01L27/06 , H01L21/8258 , H02M3/155 , H02M1/32
Abstract: 本申请实施例提供一种半导体结构及制备方法、射频前端模组、电源转换模组、电子设备，涉及半导体技术领域，用于提高半导体结构中宽禁带器件的抗静电性能。半导体结构可以是PA芯片、LNA芯片、电源转换芯片带静电放电防护的芯片等。半导体结构包括硅衬底和设置在硅衬底上的外延层。外延层具有露出硅衬底的开口，开口是通过刻蚀工艺形成，围成开口的轮廓面上的原子呈非晶态或者多晶态排布。电极，设置于外延层上、与外延层构成宽禁带器件。硅基器件作为静电放电防护器件，位于开口内、且伸入硅衬底中。
-
公开(公告)号：CN117423692A
公开(公告)日：2024-01-19
申请号：CN202210807986.8
申请日：2022-07-11
Applicant: 华为技术有限公司
IPC: H01L27/02 , H01L21/8222
Abstract: 本申请实施例提供了一种芯片，该芯片包括衬底，衬底中开设有贯穿衬底上下表面的第一通孔，第一通孔的内壁以及底部依次贴附有至少两层掺杂材料，至少两层掺杂材料中包括P型掺杂材料和N型掺杂材料，第一通孔中还填充有第一导电材料，第一导电材料与至少两层掺杂材料中的第一掺杂材料相接触；设置于衬底上表面的第一导电线路以及功能电路，第一导电线路与第一导电材料以及功能电路相连接；设置于衬底下表面的第二导电线路，第二导电线路与至少两层掺杂材料中的第二掺杂材料相接触，本申请实施例提供的芯片，可以提高单位面积的芯片内，静电防护器件中PN结所占面积的比例，以提高静电防护器件的效率。
-
公开(公告)号：CN117238855A
公开(公告)日：2023-12-15
申请号：CN202210634224.2
申请日：2022-06-07
Applicant: 华为技术有限公司
IPC: H01L23/29 , H01L23/31 , H01L21/335 , H01L21/56 , H01L29/778
Abstract: 本申请提供了一种半导体器件及其制备方法，半导体器件可以包括依次层叠设置的衬底、外延层、第一介质层和第二介质层。第一介质层可以包含第一材料，第二介质层可以包含第二材料。第一材料含有的元素和第二材料含有的元素可以不完全相同。第一材料可以含有铝元素，第二材料可以含有硅元素，能够提高第一介质层的绝缘性，减小半导体器件的静态电流，进而降低半导体器件的静态功耗。制备方法将干法刻蚀工艺和湿法腐蚀工艺结合，进而形成用于淀积栅极的第二凹槽。不仅能够精确控制第二凹槽的深度，提高半导体器件的均匀性和良品率，而且能够避免对第二凹槽的界面造成损伤，减小栅极的界面态，避免栅极漏电，提高半导体器件的可靠性。
-
公开(公告)号：CN117133653A
公开(公告)日：2023-11-28
申请号：CN202210550758.7
申请日：2022-05-20
Applicant: 华为技术有限公司
IPC: H01L21/335 , H01L29/778
Abstract: 本申请实施例提供一种半导体结构的制备方法，涉及半导体技术领域，用于降低欧姆接触电阻率并提升制备欧姆接触的一致性。半导体结构的制备方法包括：在衬底上形成层叠设置的沟道层和势垒膜，并在势垒膜上刻蚀出源极凹槽和漏极凹槽，然后利用湿法刻蚀对源极凹槽和漏极凹槽的底部进行平坦化处理，以使源极凹槽和漏极凹槽的槽底平整，最后形成源极和漏极。其中，源极凹槽和漏极凹槽之间具有间隔，源极位于源极凹槽，漏极位于漏极凹槽，源极与势垒层欧姆接触，漏极与势垒层欧姆接触。
-
-
-
-
-
-
-
-
-
Search Results
10
records
(took 0.032 seconds)
