-
公开(公告)号：CN104124960B
公开(公告)日：2018-02-23
申请号：CN201410279445.8
申请日：2014-06-20
Applicant: 华中科技大学
IPC: H03K19/173
CPC classification number: H03K19/0002 , H03K19/0021 , H03K19/0813 , H03K19/20
Abstract: 本发明公开了一种非易失性布尔逻辑运算电路及其操作方法，布尔逻辑运算电路具有两个输入端和一个输出端，包括第一阻变元件M1和第二阻变元件M2；第一阻变元件M1的负极作为逻辑运算电路的第一输入端，第二阻变元件M2的负极作为逻辑运算电路的第二输入端，第二阻变元件M2的正极与第一阻变元件M1的正极连接后作为逻辑运算电路的输出端。本发明通过对非易失性布尔逻辑运算电路进行操作可实现至少16种基本布尔逻辑操作。通过两个阻变元件搭建的逻辑电路，可根据需求实现至少16种基本布尔逻辑运算，逻辑运算的结果直接存储在阻变元件的电阻状态中，实现了计算和存储的融合，并且逻辑电路所需的器件数少、操作简单，因此，可以节省计算功耗和时间，提高计算效率。
-
公开(公告)号：CN104851456B
公开(公告)日：2017-09-29
申请号：CN201510197740.3
申请日：2015-04-24
Applicant: 华中科技大学
Abstract: 本发明公开了一种基于忆阻器的通用编程模块及其操作方法，可编程模块包括阻变元件、电阻R1、第一N型MOS管、第一P型MOS管、第二N型MOS管和第二P型MOS管；第一N型MOS管的漏极和第一P型MOS管的漏极均连接至阻变元件的一端，第一N型MOS管的源极和第一P型MOS管的源极连接后与电阻R1的一端连接，第一N型MOS管的栅极与第一P型MOS管的栅极连接后与电阻R1的另一端连接；第二N型MOS管的漏极与第二P型MOS管的漏极均连接至阻变元件的另一端，第二N型MOS管的源极与第二P型MOS管的源极均接地，第二N型MOS管的栅极与第二P型MOS管的栅极与电阻R1的一端连接。本发明通过改变阻变元件的阻值来改变电路的性能，并且操作简单，响应速度快，节省时间，提高电路工作效率。
-
公开(公告)号：CN104571949A
公开(公告)日：2015-04-29
申请号：CN201410803340.8
申请日：2014-12-22
Applicant: 华中科技大学
CPC classification number: G11C13/0069 , G11C13/0007 , G11C13/0097 , G11C2213/77
Abstract: 本发明公开了一种基于忆阻器实质蕴涵操作的计算与存储融合的处理器及其操作方法；该处理器由多个计算与存储融合单元(Computing&Memory Unit，CMU)通过通信网络相连接。本发明中使用一种能记忆电阻的器件，即忆阻器。在设计电路时，忆阻器的阻变特性已参与完成相应的计算，并将计算结果用忆阻器的阻态来保存，省去了传统计算机系统中将计算结果输出到存储器的步骤，实现计算与存储的融合。通过通信网络，使得任意CMU中数据都能作为操作数进行计算，并存储在指定的CMU内。CMU既可以存储数据，也可以当作计算单元使用，这将不同于现有的计算机系统必须使用专门的运算器和存储器，本发明极其方便进行并行计算与并行存储。
-
公开(公告)号：CN106981567B
公开(公告)日：2019-11-05
申请号：CN201710164794.9
申请日：2017-03-20
Applicant: 华中科技大学
IPC: H01L45/00
Abstract: 本发明公开了一种基于光电耦合忆阻器的人工突触器件及其调制方法,该人工突触器件包括上电极、下电极以及位于上、下电极之间的功能材料层，上电极、功能层材料及下电极共同形成三明治结构；其中，功能材料层由具有光电导效应的材料制成，下电极为透明导电电极；电信号通过上电极、下电极输入，光信号则通过透明导电电极输入；本发明提供的这种人工突触器件在电信号之外引入光作为另一端调控信号，将二端人工突触器件的调控端扩至三端；添加的这一端使得人工突触器件可在外界光学激励信号下发生阻值变化，通过对光学激励信号强度、频率及光脉冲时间的选择调控，能够将该人工突触器件配置到相应的多个阻态，相应实现多种突触可塑性功能。
-
公开(公告)号：CN105739944B
公开(公告)日：2019-01-04
申请号：CN201610160051.X
申请日：2016-03-21
Applicant: 华中科技大学
Abstract: 本发明公开了一种基于忆阻器的多进制加法运算电路，包括第一忆阻器、第二忆阻器、第三忆阻器、第一右旋逻辑门、第二右旋逻辑门、第一电压转换器和第二电压转换器；第一右旋逻辑门的输入端作为多进制加法运算电路的输入端，第一右旋逻辑门、第一电压转换器、第二右旋逻辑门和第二电压转换器依次连接，第一忆阻器的一端、第二忆阻器的一端和第三忆阻器的一端连接后作为多进制加法运算电路的输出端，第一忆阻器的另一端连接至第一右旋逻辑门的输入端，第二忆阻器的另一端连接至第一电压转换器与第二右旋逻辑门的连接端；第三忆阻器的另一端连接至第二电压转换器的输出端。本发明能够基于忆阻器所具有的多电阻状态转变并可以发生非易失性变化的特性实现多值逻辑运算。
-
Patent Agency Ranking
公开(公告)号：CN106374912B
公开(公告)日：2018-12-07
申请号：CN201610817068.8
申请日：2016-09-12
Applicant: 华中科技大学
Abstract: 本发明公开了一种逻辑运算电路与操作方法；基于1T1R器件多端信号输入的调控特性实现了16种布尔逻辑运算，如AND、OR、NAND等，逻辑运算结果都以非易失性电阻状态存储在1T1R器件中，从而在单个器件中实现逻辑运算功能并同时实现数据存储功能，亦即存储和计算的融合，由此为超越信息器件摩尔定律的限制和突破计算机架构中冯·诺依曼瓶颈奠定器件基础。本发明公开的1T1R器件能够作为基本单元应用于新型固态存储器、逻辑运算器、可编程门阵列和片上系统等领域，为推动新型计算机架构提供一条新的道路。
-
公开(公告)号：CN104916312B
公开(公告)日：2018-01-26
申请号：CN201510297341.4
申请日：2015-06-03
Applicant: 华中科技大学
IPC: G11C13/00
Abstract: 本发明公开了一种基于运算放大器的忆阻器编程电路及其操作方法，编程电路包括：阻变元件、运算放大器、脉冲开关、第一电阻；运算放大器的反相输入端作为编程电路的输入端，同时连接阻变元件的一端；阻变元件的另一端连接脉冲开关的一端，同时连接第一电阻的一端；第一电阻的另一端作为编程电路的输出端，同时连接运算放大器的输出端；脉冲开关的另一端作为脉冲输入端；运算放大器的同相输入端接地。本发明利用阻变元件的阈值电压性质，通过改变阻变元件的阻值来改变电路的性能，可应用于多种现有所述的阻变元件编程电路之中，并且使用器件数较少，操作简单，节省功耗和时间，提高电路工作效率。
-
公开(公告)号：CN104571949B
公开(公告)日：2017-07-07
申请号：CN201410803340.8
申请日：2014-12-22
Applicant: 华中科技大学
CPC classification number: G11C13/0069 , G11C13/0007 , G11C13/0097 , G11C2213/77
Abstract: 本发明公开了一种基于忆阻器实质蕴涵操作的计算与存储融合的处理器及其操作方法；该处理器由多个计算与存储融合单元(Computing&Memory Unit，CMU)通过通信网络相连接。本发明中使用一种能记忆电阻的器件，即忆阻器。在设计电路时，忆阻器的阻变特性已参与完成相应的计算，并将计算结果用忆阻器的阻态来保存，省去了传统计算机系统中将计算结果输出到存储器的步骤，实现计算与存储的融合。通过通信网络，使得任意CMU中数据都能作为操作数进行计算，并存储在指定的CMU内。CMU既可以存储数据，也可以当作计算单元使用，这将不同于现有的计算机系统必须使用专门的运算器和存储器，本发明极其方便进行并行计算与并行存储。
-
公开(公告)号：CN104916312A
公开(公告)日：2015-09-16
申请号：CN201510297341.4
申请日：2015-06-03
Applicant: 华中科技大学
IPC: G11C13/00
Abstract: 本发明公开了一种基于运算放大器的忆阻器编程电路及其操作方法，编程电路包括：阻变元件、运算放大器、脉冲开关、第一电阻；运算放大器的反相输入端作为编程电路的输入端，同时连接阻变元件的一端；阻变元件的另一端连接脉冲开关的一端，同时连接第一电阻的一端；第一电阻的另一端作为编程电路的输出端，同时连接运算放大器的输出端；脉冲开关的另一端作为脉冲输入端；运算放大器的同相输入端接地。本发明利用阻变元件的阈值电压性质，通过改变阻变元件的阻值来改变电路的性能，可应用于多种现有所述的阻变元件编程电路之中，并且使用器件数较少，操作简单，节省功耗和时间，提高电路工作效率。
-
公开(公告)号：CN203942512U
公开(公告)日：2014-11-12
申请号：CN201420332596.0
申请日：2014-06-20
Applicant: 华中科技大学
IPC: H03K19/173
Abstract: 本实用新型公开了一种非易失性布尔逻辑运算电路，布尔逻辑运算电路具有两个输入端和一个输出端，包括第一阻变元件M1和第二阻变元件M2；第一阻变元件M1的负极作为逻辑运算电路的第一输入端，第二阻变元件M2的负极作为逻辑运算电路的第二输入端，第二阻变元件M2的正极与第一阻变元件M1的正极连接后作为逻辑运算电路的输出端。本实用新型通过对非易失性布尔逻辑运算电路进行操作可实现至少16种基本布尔逻辑操作。通过两个阻变元件搭建的逻辑电路，可根据需求实现至少16种基本布尔逻辑运算，逻辑运算的结果直接存储在阻变元件的电阻状态中，实现了计算和存储的融合，并且逻辑电路所需的器件数少、操作简单，可以节省计算功耗和时间，提高计算效率。
-
-
-
-
-
-
-
-
-
Search Results
20
records
(took 0.042 seconds)
