4MHz工作频率的1553B收发电路

    公开(公告)号:CN107786235A

    公开(公告)日:2018-03-09

    申请号:CN201610702763.X

    申请日:2016-08-22

    CPC classification number: H04B1/40

    Abstract: 本发明公开了一种4MHz工作频率的1553B收发电路,包括:驱动电路用于进行主控芯片与接收电路和发送电路之间的数据电平转换;接收电路用于接收隔离变压器的数据,并将隔离变压器输入的数据进行比较处理,将比较后符合要求的数据输入给驱动电路;发送电路用于根据主控芯片的控制,将驱动电路发送的主控芯片的指令输出给隔离变压器;隔离变压器,用于将外部输入的数据进行隔离变压后输入给接收电路,以及将发送电路发送的数据进行隔离变压后输出。本发明4MHz工作频率的1553B收发电路,工作频率可达4MHz,输出信号波形上升时间和下降时间在25ns到75ns之间,能够满足4M1553B标准。

    一种高速实时图像处理系统的硬件电路

    公开(公告)号:CN107277373A

    公开(公告)日:2017-10-20

    申请号:CN201710628070.5

    申请日:2017-07-28

    Abstract: 本发明公开了一种高速实时图像处理系统,其中,包括:主控处理电路、图像解码电路、数据存储电路、模拟显示电路以及串口通信电路;其中主控处理电路包括:采用FPGA和两DSP,FPGA用于协调控制各电路工作和图像数据的预处理,两DSP用于运行图像算法;图像解码电路,用于将外部摄像机的图像信息进行解码,并发送给FPGA;数据存储电路,用于进行FPGA11和两DSP的数据存储;模拟显示电路,用于将FPGA的视频信号输出显示;串口通信电路,用于FPGA与外部进行串口通信;其中,FPGA11在激活摄像机之后,接收图像数据,FPGA的控制仲裁设定了图像解码数据的存储具有最高优先级,以保证不能丢帧;DSP芯片的接口置为第二优先级,模拟显示电路设为第三优先级;在图像存储的行间隙和帧间隙时,响应第二和第三优先级的读数据请求。

Patent Agency Ranking