-
公开(公告)号：CN111880768A
公开(公告)日：2020-11-03
申请号：CN202010715870.2
申请日：2020-07-23
Applicant: 北京计算机技术及应用研究所
IPC: G06F8/10
Abstract: 本发明涉及一种IP核代码级安全需求描述方法，其中，包括：输入IP核设计代码及需求规格说明书；分析IP核需求规格说明书并确定IP核的主要功能和目的，找到IP核中实现功能所需要的最小组成部分；按照对功能实现的重要程度对组成部分进行排序，得到按重要程度排序的安全资产；分析并确定接口，可被攻击者获取并对安全资产进行访问，作为安全需求的访问点；依据安全资产及访问点，分析安全需求，以编写安全行为和安全条件；基于信息流理论，对IP核设计进行信息流处理，依次添加污迹标签和污迹传播逻辑，结合SVA语法映射为可执行属性。本发明实现了从需求到断言的转换，生成的安全属性基于SVA语言，可被大多数仿真和形式化验证工具支持。使用者无需手动编写安全属性断言，提高了IP核安全性验证的效率。
-
公开(公告)号：CN109711159A
公开(公告)日：2019-05-03
申请号：CN201811414674.0
申请日：2018-11-26
Applicant: 北京计算机技术及应用研究所
Abstract: 本发明涉及一种基于信息流的IP核RTL级代码安全漏洞检测方法，包括：输入待测RTL代码；对RTL代码进行词法语法解析，生成语法抽象树；根据语法抽象树的数据流，对表达式进行信息流处理，为操作数添加“污迹”标签，并添加标签传播逻辑；组合经过信息流处理后单操作符的表达式，生成赋值语句的总信息流表达式；判断代码是否已经全部处理完；生成带有信息流标签和传播逻辑的代码；根据安全需求编写安全属性，在带有信息流标签和传播逻辑的代码的基础上生成安全属性；将安全属性断言和带有信息流标签和传播逻辑的代码进行仿真验证/形式化验证；得出安全性验证结论。本发明实现了对IP核设计RTL级代码中存在的安全漏洞的检测。
-
公开(公告)号：CN109086202A
公开(公告)日：2018-12-25
申请号：CN201810796986.6
申请日：2018-07-19
Applicant: 北京计算机技术及应用研究所
IPC: G06F11/36
Abstract: 本发明涉及一种基于关联规则的FPGA/IP核代码规则检查方法，涉及FPGA/IP核验证技术领域。本发明的方法效率高、自动化程度高。测试人员在使用代码规则检查工具针对代码完成初步的规则检查，得到违反工具内部语法规则的检查结果之后，即可利用自动化的数据分析脚本与关联规则进行匹配，对检查结果进行分析，给出代码存在缺陷情况的判断，而不需要人工对每一条工具结果进行详细的分析、判断。本发明的方法可靠性好。代码规则检查过程依赖于代码规则检查工具以及已确认的代码缺陷数据，仅在最后一步经过测试人员的人工确认，尽可能避免引入人为操作，有效减少了因测试人员水平有限、精力不足等人为因素导致的缺陷误报、漏报情况，得到更可靠的代码规则检查结果。
-
公开(公告)号：CN116595185A
公开(公告)日：2023-08-15
申请号：CN202310297407.4
申请日：2023-03-24
Applicant: 北京计算机技术及应用研究所
IPC: G06F16/36 , G06F40/295 , G06F11/36 , G06F16/2455
Abstract: 本发明涉及一种基于知识图谱的FPGA代码缺陷检测方法，属于FPGA验证技术领域。相比于传统的FPFA代码缺陷检测方法，本发明的方法具有以下的优势：1、增加代码缺陷检出率。利用被测代码的软件类型、模块功能、违反规则等信息即可根据先验知识，通过知识图谱自动为测试人员推荐相应的可疑缺陷，可以提高测试人员的缺陷检测能力，从而增加代码缺陷的检出率。2、解释性强，可视化程度高。构建的FPGA代码缺陷知识图谱以图结构的形式存储FPGA代码缺陷信息，测试人员在检索相关缺陷时，对其中的关联关系一目了然。
-
公开(公告)号：CN109086202B
公开(公告)日：2021-05-14
申请号：CN201810796986.6
申请日：2018-07-19
Applicant: 北京计算机技术及应用研究所
IPC: G06F11/36
Abstract: 本发明涉及一种基于关联规则的FPGA/IP核代码规则检查方法，涉及FPGA/IP核验证技术领域。本发明的方法效率高、自动化程度高。测试人员在使用代码规则检查工具针对代码完成初步的规则检查，得到违反工具内部语法规则的检查结果之后，即可利用自动化的数据分析脚本与关联规则进行匹配，对检查结果进行分析，给出代码存在缺陷情况的判断，而不需要人工对每一条工具结果进行详细的分析、判断。本发明的方法可靠性好。代码规则检查过程依赖于代码规则检查工具以及已确认的代码缺陷数据，仅在最后一步经过测试人员的人工确认，尽可能避免引入人为操作，有效减少了因测试人员水平有限、精力不足等人为因素导致的缺陷误报、漏报情况，得到更可靠的代码规则检查结果。
-
Patent Agency Ranking
公开(公告)号：CN106802848B
公开(公告)日：2019-06-18
申请号：CN201611187712.4
申请日：2016-12-20
Applicant: 北京计算机技术及应用研究所
IPC: G06F11/26
Abstract: 本发明公开了一种寄存器传输级N模冗余设计的半自动化验证方法，包括：对n模冗余的待验证平台的寄存器的输出进行检查；接收待验证平台的寄存器1‑n的输出值，判断寄存器1‑n的输出值是否相等，如相等则此步验证通过；定义二进制数值data；每个系统时钟给data的最低位加1，将data的n位的每一位分别赋给寄存器1‑n，待验证平台根据每个系统时钟的上升沿的寄存器1‑n的值，在每个系统时钟的下降沿，输出投票输出结果；在每个系统时钟，计算所有寄存器值为1和0的寄存器的数量，如寄存器值为1的寄存器较多，则a＝1，如寄存器值为0的寄存器较多，则令a＝0；检查待验证平台的投票输出结果是否等于a，数量最多的取值，如等于，则本步验证通过。
-
-
公开(公告)号：CN117134880A
公开(公告)日：2023-11-28
申请号：CN202311090844.5
申请日：2023-08-28
Applicant: 北京计算机技术及应用研究所
IPC: H04L9/00 , H04B17/391 , G06F21/76
Abstract: 本发明涉及一种基于QEMU仿真的C代码级侧信道能量迹对齐预处理方法，属于芯片安全检测技术领域。本发明的方法较传统方法，能够完全对齐能量迹曲线，使仿真能量迹中寄存器数值与当前程序指令完全同步，减少能量迹曲线水平噪声对后续侧信道分析的影响；经过对齐预处理后，后续相关能量侧信道分析所需能量迹曲线数目更少，可减少能量迹曲线采集数量，减少整体侧信道分析时间耗时。
-
公开(公告)号：CN109032934B
公开(公告)日：2021-07-02
申请号：CN201810749749.4
申请日：2018-07-10
Applicant: 北京计算机技术及应用研究所
IPC: G06F11/36
Abstract: 本发明涉及一种FPGA/IP核逻辑代码安全规则检测方法，涉及FPGA/IP核验证技术领域。本发明根据所设计的自定义安全规则检测条款和现有商业条款相结合，在自定义安全规则检测条款增加并实现了FPGA状态机死锁、内部三态等规则条款，提高了FPGA代码的质量；删减根本不适用于FPGA的可测试性设计的规则、电气特性检测等规则，有效的降低了无效警示规则条款。
-
公开(公告)号：CN109711159B
公开(公告)日：2020-11-10
申请号：CN201811414674.0
申请日：2018-11-26
Applicant: 北京计算机技术及应用研究所
Abstract: 本发明涉及一种基于信息流的IP核RTL级代码安全漏洞检测方法，包括：输入待测RTL代码；对RTL代码进行词法语法解析，生成语法抽象树；根据语法抽象树的数据流，对表达式进行信息流处理，为操作数添加“污迹”标签，并添加标签传播逻辑；组合经过信息流处理后单操作符的表达式，生成赋值语句的总信息流表达式；判断代码是否已经全部处理完；生成带有信息流标签和传播逻辑的代码；根据安全需求编写安全属性，在带有信息流标签和传播逻辑的代码的基础上生成安全属性；将安全属性断言和带有信息流标签和传播逻辑的代码进行仿真验证/形式化验证；得出安全性验证结论。本发明实现了对IP核设计RTL级代码中存在的安全漏洞的检测。
-
-
-
-
-
-
-
-
-
Search Results
24
records
(took 0.041 seconds)
