-
公开(公告)号：CN111950217B
公开(公告)日：2022-10-14
申请号：CN202010604753.9
申请日：2020-06-29
Applicant: 北京理工大学
IPC: G06F30/34
Abstract: 本发明公开了SRAM型FPGA故障检测中关键帧地址范围定位方法，涉及抗SRAM型FPGA单粒子翻转容错技术领域。该方法能够减少回读检测的配置帧数目，提高故障检测速度的方法。包括如下步骤：步骤一、对SRAM型FPGA芯片的帧结构进行解析。步骤二、对SRAM型FPGA芯片生成的调试比特流进行解析，推导出SRAM型FPGA的配置帧结构，获得所有配置帧的地址。步骤三、使用布局约束技术将用户设计约束在配置存储器上的预设位置范围内，依据配置帧的地址，在预设位置范围内的配置帧中查找确定关键帧地址范围；关键帧为包含关键位的配置帧，关键位为实现用户逻辑电路的配置位。步骤四、利用确定的关键帧地址范围执行故障检测。
-
公开(公告)号：CN112966209A
公开(公告)日：2021-06-15
申请号：CN202110267342.X
申请日：2021-03-11
Applicant: 北京理工大学
Abstract: 本发明涉及一种FFT处理器及其处理数据的方法。FFT处理器包括：串转并模块，将接收的第一时域数据由串行转为2n路第二时域数据并行，其中，2n不大于第一时域数据的长度。2n处理通道中的任意一个通道包括依次排列的m个操作级模块以及m‑1个乘法器模块，输入当前处理通道的第二时域数据，经过m个操作级模块以及m‑1个乘法器模块进行运算后得到第一频域数据并输出到旋转因子乘法器模块。旋转因子乘法器模块将来自2n个处理通道的第一频域数据分别与旋转因子相乘，获得2n组第二频域数据后输出。基‑2n蝶形单元对2n组第二频域数据进行基‑2n运算，并输出第三频域数据到并转串模块，并转串模块将2n组第三频域数据数据合并为串行的第四频域数据。
-
公开(公告)号：CN112149046A
公开(公告)日：2020-12-29
申请号：CN202011110554.9
申请日：2020-10-16
Applicant: 北京理工大学
Abstract: 本发明提供一种基于并行时分复用技术的FFT处理器及处理方法。该方法包括：将多点数据分别存储到M个存储器上；从M个存储器中并行读取M组数据，将每组数据中的每四个串行数转换成四个并行数，并行进入基4FFT蝶形单元；其中，每个存储器中的数据进入基4FFT蝶形单元的时间间隔为一个时钟周期；对进入到基4FFT蝶形单元的数据做基4FFT运算，并将所述基4FFT蝶形单元输出的并行数据转换为串行数据，进行原位存储；当多点数据完成FFT运算后，对各个存储器中存储的数据进行译序。在并行处理的基础上通过采用时分复用技术，可以同时达到并行处理带来的速度快，时分复用技术节约硬件资源的目的，使得能够满足更大点数数据处理、更高速度的需求。
-
公开(公告)号：CN111950217A
公开(公告)日：2020-11-17
申请号：CN202010604753.9
申请日：2020-06-29
Applicant: 北京理工大学
IPC: G06F30/34
Abstract: 本发明公开了SRAM型FPGA故障检测中关键帧地址范围定位方法，涉及抗SRAM型FPGA单粒子翻转容错技术领域。该方法能够减少回读检测的配置帧数目，提高故障检测速度的方法。包括如下步骤：步骤一、对SRAM型FPGA芯片的帧结构进行解析。步骤二、对SRAM型FPGA芯片生成的调试比特流进行解析，推导出SRAM型FPGA的配置帧结构，获得所有配置帧的地址。步骤三、使用布局约束技术将用户设计约束在配置存储器上的预设位置范围内，依据配置帧的地址，在预设位置范围内的配置帧中查找确定关键帧地址范围；关键帧为包含关健位的配置帧，关键位为实现用户逻辑电路的配置位。步骤四、利用确定的关键帧地址范围执行故障检测。
-
公开(公告)号：CN109062540A
公开(公告)日：2018-12-21
申请号：CN201810574109.4
申请日：2018-06-06
Applicant: 北京理工大学
IPC: G06F7/57
CPC classification number: G06F7/57
Abstract: 一种基于CORDIC算法的可重构浮点运算装置，其包括：预处理模块，用于完成输入数据从IEEE‑754标准的单精度浮点格式到定点格式的转换，并将其映射到收敛域内；串‑并混合的可重构CORDIC迭代单元模块，用于完成CORDIC算法的迭代运算部分，由旋转模块A和B两部分组成：旋转模块A用于串行流水结构的实现，实现模块复用最大化，旋转模块B基于旋转方向并行预测方法，采用树状加法器结构，用于旋转模式下并行结构的实现；在后处理模块，根据预处理模块的编码信号选择相应的结果输出，并完成尾数的规格化处理，输出单精度浮点数据格式计算结果；本发明具有原理简单、低延迟、高精度、硬件开销低的特点。
-
Patent Agency Ranking
公开(公告)号：CN105022721B
公开(公告)日：2017-10-31
申请号：CN201510416168.5
申请日：2015-07-15
Applicant: 北京理工大学
IPC: G06F17/14
Abstract: 本发明公开了一种快速、自动的定点FFT各级字长配置方法，具体过程如下：首先针对定点快速傅里叶变换FFT，根据需求设定：输入字长、最终输出信噪比以及FFT运算长度；以FFT每一级加减法运算均进行字长扩展和均不进行字长扩展的情况，计算每一级信噪比衰落的范围的下限和上限；利用最终输出信噪比以及每一级信噪比衰落的范围，计算得到FFT中各级输出信噪比的范围；利用各级信噪比的范围计算出各级截位向量的范围，从而得到各级字长的范围，并确定多组字长配置方案；对各组字长配置方案进行输出信噪比的验证，选取满足要求且存储资源消耗最少的一组作为最终字长配置方案。本发明能够节省存储资源，提高定点化子长配置效率。
-
公开(公告)号：CN103092561B
公开(公告)日：2015-11-25
申请号：CN201310019685.X
申请日：2013-01-18
Applicant: 北京理工大学
IPC: G06F7/535
Abstract: 本发明公开了一种基于除数映射的Goldschmidt除法实现方法，首先，把浮点形式的被除数Nf和除数Df规格化为f×2e的形式，规格化后的被除数和除数记为N和D；根据给定的最小相对误差E以及迭代次数M求出分界值p；若规格化后的除数D落在[1,p]区间内，则直接进行M次迭代；如果除数D落在[p,2)区间内，则将D映射到[1,p]区间内，然后，再进行M次迭代。迭代时，初始值F0=2-D0。M次迭代得到f部分的相除结果，最后将f部分的相除结果与2e部分的相减组合起来，得到最终的除法运算结果。该方法不需要初始估计值，从而能够节省大量的存储资源。
-
公开(公告)号：CN103761074A
公开(公告)日：2014-04-30
申请号：CN201410038044.3
申请日：2014-01-26
Applicant: 北京理工大学
Abstract: 本发明在保证R22SDF定点FFT输出SQNR的情况下，实现节省存储资源的目标，提出一种流水结构定点FFT字长配置方法，首先按照每级加减法运算按照运算法则产生进位，即字长增加一位，计算一个基22FFT从输入到输出各级运算的字长，以此字长配置方案作为一个待优化的方案的模板；然后针对该模板，在保持每一级乘法的运算输入输出的数据字长不变的情况下，按照SQNR要求降低各级加减法运算的字长，确定字长配置方案；最后，根据前面确定的字长配置方案进行FFT算法的硬件实现，设计相应的带有截位器的基本蝶形运算单元，并且按照单路延时反馈的电路结构进行FFT的硬件实现。
-
公开(公告)号：CN103700077A
公开(公告)日：2014-04-02
申请号：CN201310743480.6
申请日：2013-12-30
Applicant: 北京理工大学
IPC: G06T5/00
Abstract: 本发明提出一种基于人眼视觉特性的自适应图像增强方法，解决了中低灰度、中低分辨率图像成像问题。步骤一、计算图像的统计指标；步骤二、灰度值归一补变换；步骤三、计算图像整体灰度调节α和边缘增强系数β；步骤四、求均值图像；步骤五、计算中间图像；步骤六、将步骤五得到的中间图像以e为幂底数进行非对称逆变换；步骤七、对步骤六得到的非对称逆变换图像进行灰度值归一化逆变换，得增强后图像，即此完成自适应图像增强方法。
-
公开(公告)号：CN103593327A
公开(公告)日：2014-02-19
申请号：CN201310287039.1
申请日：2013-07-09
Applicant: 北京理工大学
IPC: G06F17/14
Abstract: 本发明提出一种基于进制数转换的基3FFT处理方法，旨在降低地址生成的复杂度，可应用于任意固定基地址的产生和任意基FFT处理器的实现。该方法首先根据分析基3FFT算法，给出基于原位存储、时域抽取的基3FFT处理器结构；然后再根据所述的处理器结构，分析存储于存储器中操作数和旋转因子的访问地址，给出三进制表示的操作数和旋转因子地址表示形式；最后根据进制转换关系，给出基于三进制计数器的地址生成架构。
-
-
-
-
-
-
-
-
-
Search Results
67
records
(took 0.022 seconds)
