模块与底座组件及其防混插结构
    11.
    发明公开

    公开(公告)号:CN113764942A

    公开(公告)日:2021-12-07

    申请号:CN202010493843.5

    申请日:2020-06-03

    Abstract: 本发明公开了一种模块与底座组件及其防混插结构,防混插结构包括用于与模块部件连接的定位销及用于与底座部件连接的编码部件;所述定位销具有定位面;所述编码部件具有编码销及编码销底座,所述编码销底座底部具有安装孔,所述编码销具有能够贯穿所述安装孔且用于与所述底座部件的电路板连接的卡扣部,所述编码销具有与所述定位面定位配合的配合面;所述编码销底座上具有沿其周向设置的多个第一定位部,所述编码销上具有第二定位部,所述第一定位部与所述第二定位部能够凹凸定位配合。通过上述设置,使得防混插结构的防混插功能可实现自定义设置,满足多种模块共用单一底座的防混插设置需求,有效提高了防混插结构的通用性。

    一种核电站全范围模拟机控制算法加速计算方法

    公开(公告)号:CN107220408A

    公开(公告)日:2017-09-29

    申请号:CN201710288273.4

    申请日:2017-04-27

    Abstract: 本发明提供一种核电站全范围模拟机控制算法加速计算方法,所述方法包括:一、所述系统接收模型网关发来的数据并发送给N个下位机算法模拟机,周期为100ms~2s,发送的数据包括算法输入数据和/或加速指令标志,N≥1;二、下位机算法模拟机接收到数据后,解析当前数据,提取算法输入数据和/或加速指令标志;三、根据提取的数据,下位机算法模拟机判断是否存在加速指令标志,如果存在加速指令标志,下位机算法模拟机将加速指令返回至模拟网关进行确认;四、根据算法输入数据,下位机算法模拟机执行第一次算法逻辑,若存在加速指令标注,则执行步骤五,否则执行步骤六;五、下位机算法模拟机执行第二次算法逻辑;六、各下位机算法模拟机将算法结果发送到所述系统;七、所述系统将算法结果打包处理,并放入模型网关的输出数据区;八、结束本次算法。

    基于FPGA的仪控系统参数整定方法和装置

    公开(公告)号:CN107219839A

    公开(公告)日:2017-09-29

    申请号:CN201710195483.9

    申请日:2017-03-29

    Abstract: 本发明属于核电站仪控系统的技术领域,尤其涉及一种能够减少对FPGA资源开销的基于FPGA的仪控系统参数整定方法和装置;所述FPGA与上位机相连,所述方法包括:所述FPGA读取与FPGA相连的存储器中参数;如果读取所述存储器中参数成功,则所述FPGA逐个整定在线运行参数;如果所述逐个整定在线运行参数整定成功,则所述上位机根据读取的所述逐个整定在线运行参数,重新整理所述存储器中对应的参数,并重新向所述存储器中写入参数;因此,重新整理所述存储器中对应的参数是通过与所述FPGA相连的上位机完成,能够降低FPGA在参数整定过程中硬件的资源开销。

    一种网口配置方法、装置及系统

    公开(公告)号:CN113726570B

    公开(公告)日:2024-05-31

    申请号:CN202111002071.1

    申请日:2021-08-30

    Abstract: 本申请公开了一种网口配置方法、装置及系统,在网关运行过程中,获得网口配置信息后,对网口信息表中存储的网口的协议入口指针以及网口的参数进行更新,使得更新后的网口信息表中存储的是基于当前网口配置信息存储的协议入口指针及参数,以便于能够基于更新网口信息表后的网口进行协议通信任务的执行,实现了网关在线的情况下能够对网关中各网口的通信协议进行重新配置,避免了更新通信协议需要网关掉电再重新上电的过程,提高了用户体验。

    可在线更换IO单元的分布式控制系统

    公开(公告)号:CN114167813A

    公开(公告)日:2022-03-11

    申请号:CN202010956410.9

    申请日:2020-09-11

    Abstract: 本申请公开了一种可在线更换IO单元的分布式控制系统,包括:控制器模组、通信模组、电源模组以及至少一组IO模组;控制器模组与通信模组相连,通信模组与至少一组IO模组相连,电源模组与至少一组IO模组相连;通信模组包括第一通信单元和第二通信单元,电源模组包括第一电源和第二电源,至少一组IO模组包括第一接口、第二接口、自配对连接器以及多个IO单元;第一通信单元与第一接口相连,第二通信单元与第二接口相连;第一电源与第一接口相连,第二电源与第二接口相连;当IO单元插入自配对连接器时,IO单元的第一通信端与第一通信单元连通,IO单元的第二通信端与第二通信单元连通,IO单元的第一端与第一电源连通,IO单元的第二端与第二电源连通。

    基于FPGA的仪控系统参数整定方法和装置

    公开(公告)号:CN107219839B

    公开(公告)日:2019-10-11

    申请号:CN201710195483.9

    申请日:2017-03-29

    Abstract: 本发明属于核电站仪控系统的技术领域,尤其涉及一种能够减少对FPGA资源开销的基于FPGA的仪控系统参数整定方法和装置;所述FPGA与上位机相连,所述方法包括:所述FPGA读取与FPGA相连的存储器中参数;如果读取所述存储器中参数成功,则所述FPGA逐个整定在线运行参数;如果所述逐个整定在线运行参数整定成功,则所述上位机根据读取的所述逐个整定在线运行参数,重新整理所述存储器中对应的参数,并重新向所述存储器中写入参数;因此,重新整理所述存储器中对应的参数是通过与所述FPGA相连的上位机完成,能够降低FPGA在参数整定过程中硬件的资源开销。

Patent Agency Ranking