-
公开(公告)号：CN112583589B
公开(公告)日：2022-04-12
申请号：CN202011468351.7
申请日：2020-12-14
Applicant: 北京大学
Abstract: 本发明公开了一种用于产生安全密钥的单元结构、阻变存储器及方法，上述单元结构包括：并联结构和电容。并联结构包括并联连接的第一RRAM单元和第二RRAM单元。并联结构的输入端用于接入输入信号。电容与并联结构的输出端串联连接，上述电容接地。其中，第一RRAM单元和第二RRAM单元的设置电压不同。能够利用与电容串联的两并联RRAM单元的设置过程产生随机数，产生的随机数或随机数序列可以用于实现物理不可克隆函数，进而作为安全密钥以用于硬件安全，避免以电阻形式存储随机数导致的存储数据易被攻击的问题。
-
公开(公告)号：CN111293220B
公开(公告)日：2022-03-08
申请号：CN202010145159.8
申请日：2020-03-04
Applicant: 北京大学
IPC: H01L45/00
Abstract: 一种阻变存储器及其制作方法，其中阻变存储器包括：衬底；依次位于所述衬底之上的：第一电极、阻变介质层、阻挡层兼隧穿层以及第二电极；其中，所述阻挡层兼隧穿层包括多层二维材料，所述二维材料为如下材料的一种：HBN、MoSe2、MoTe2、WS2、WSe2或WTe2。将上述多层二维材料插入第二电极和阻变介质层之间，置位过程中，可有效阻挡和限制氧离子扩散进入第二电极并与其发生氧化反应，减少氧离子的消耗，同时利用二维材料隧穿作用提高低阻态电阻。在复位过程中，不需要第二电极作为储氧层来提供氧离子，在不施加大电压产生大电流的情况下，会有足够多的氧离子参与氧空位的复合，可以实现完全复位。整体提升了器件的循环特性并且降低了编程能耗。
-
公开(公告)号：CN112583589A
公开(公告)日：2021-03-30
申请号：CN202011468351.7
申请日：2020-12-14
Applicant: 北京大学
Abstract: 本发明公开了一种用于产生安全密钥的单元结构、阻变存储器及方法，上述单元结构包括：并联结构和电容。并联结构包括并联连接的第一RRAM单元和第二RRAM单元。并联结构的输入端用于接入输入信号。电容与并联结构的输出端串联连接，上述电容接地。其中，第一RRAM单元和第二RRAM单元的设置电压不同。能够利用与电容串联的两并联RRAM单元的设置过程产生随机数，产生的随机数或随机数序列可以用于实现物理不可克隆函数，进而作为安全密钥以用于硬件安全，避免以电阻形式存储随机数导致的存储数据易被攻击的问题。
-
公开(公告)号：CN112509624A
公开(公告)日：2021-03-16
申请号：CN202011468352.1
申请日：2020-12-14
Applicant: 北京大学
IPC: G11C13/00
Abstract: 本发明公开了一种用于设置阻变存储器的电路及其操作方法，上述电路包括：阻变存储单元、第一电容以及第二电容。阻变存储单元包括：串联连接的阻变存储器和选择晶体管。阻变存储单元的输入端用于与位线连接，阻变存储单元的输出端用于与源线连接，选择晶体管的栅极用于与字线连接。第一电容并联连接于阻变存储单元的输入端。第二电容并联连接于阻变存储单元的输出端。阻变存储单元的输入端经由第一电容连接至地，阻变存储单元的输出端经由第二电容连接至地。该电路可以实现低功耗且快速的设置操作。
-
Patent Agency Ranking
公开(公告)号：CN111293220A
公开(公告)日：2020-06-16
申请号：CN202010145159.8
申请日：2020-03-04
Applicant: 北京大学
IPC: H01L45/00
Abstract: 一种阻变存储器及其制作方法，其中阻变存储器包括：衬底；依次位于所述衬底之上的：第一电极、阻变介质层、阻挡层兼隧穿层以及第二电极；其中，所述阻挡层兼隧穿层包括多层二维材料，所述二维材料为如下材料的一种：HBN、MoSe2、MoTe2、WS2、WSe2或WTe2。将上述多层二维材料插入第二电极和阻变介质层之间，置位过程中，可有效阻挡和限制氧离子扩散进入第二电极并与其发生氧化反应，减少氧离子的消耗，同时利用二维材料隧穿作用提高低阻态电阻。在复位过程中，不需要第二电极作为储氧层来提供氧离子，在不施加大电压产生大电流的情况下，会有足够多的氧离子参与氧空位的复合，可以实现完全复位。整体提升了器件的循环特性并且降低了编程能耗。
-
公开(公告)号：CN111044873A
公开(公告)日：2020-04-21
申请号：CN201911349883.6
申请日：2019-12-24
Applicant: 北京大学
IPC: G01R31/26
Abstract: 本申请公开了一种基于共享串联电阻的自热效应测试方法和电路结构，包括：将测试设备与电路结构相连，设置测试设备的温度；使用测试设备的输出控制电路结构中器件的工作状态；记录电路结构中待测器件在当前测试条件下的不同功率工作状态下输出的测试数据，确定当前温度下待测器件功率与串联电阻值数据集合；判断是否完成所有温度范围的测试，是则根据得到的不同温度下所有的待测器件功率与串联电阻值数据集合确定待测器件的热阻。通过控制电路结构中器件的工作状态，记录不同温度下所有的待测器件功率与串联电阻值数据集合，从而确定待测器件热阻，对设备要求低且测试方法简单，不依赖于待测器件与传感器件之间的空间位置距离、精度高。
-
公开(公告)号：CN112509624B
公开(公告)日：2022-11-01
申请号：CN202011468352.1
申请日：2020-12-14
Applicant: 北京大学
IPC: G11C13/00
Abstract: 本发明公开了一种用于设置阻变存储器的电路及其操作方法，上述电路包括：阻变存储单元、第一电容以及第二电容。阻变存储单元包括：串联连接的阻变存储器和选择晶体管。阻变存储单元的输入端用于与位线连接，阻变存储单元的输出端用于与源线连接，选择晶体管的栅极用于与字线连接。第一电容并联连接于阻变存储单元的输入端。第二电容并联连接于阻变存储单元的输出端。阻变存储单元的输入端经由第一电容连接至地，阻变存储单元的输出端经由第二电容连接至地。该电路可以实现低功耗且快速的设置操作。
-
公开(公告)号：CN110346702B
公开(公告)日：2021-05-04
申请号：CN201910508070.0
申请日：2019-06-12
Applicant: 北京大学
IPC: G01R31/26
Abstract: 本发明公开了一种自热效应测试结构，该结构包括：第一待测器件(1)、第二待测器件(2)、第三待测器件(3)、第一传感器(4)、第二传感器(5)；所述第一待测器件(1)和所述第二待测器件(2)相对于第一传感器(4)呈镜像布置，所述第二待测器件(2)和所述第三待测器件(3)相对于第二传感器(5)呈镜像布置。本发明的优点在于：本结构极大地减少了自热器件和传感器件之间的热扩散，使得传感器件具备的温度条件更加接近于自加热器件。可同时测量自热器件源端和漏端的自热状况，能够较直接地反映出源漏温度差异。结构利用栅极隧穿电流对温度的敏感性，更快速和准确地获得被测器件的信息，降低了信息采集的时间和成本。
-
公开(公告)号：CN102738244A
公开(公告)日：2012-10-17
申请号：CN201110087509.0
申请日：2011-04-08
Applicant: 北京大学
IPC: H01L29/792 , H01L21/336 , G11C16/04
CPC classification number: H01L29/792 , G11C16/0466 , H01L21/28282
Abstract: 本发明公开了一种SONOS快闪存储器及其制备方法和操作方法。该快闪存储器包括衬底、源漏和沟道，沟道之上依次为隧穿氧化层、氮化硅陷阱层、阻挡氧化层和多晶硅控制栅；其特征在于，所述衬底为轻掺杂硅；源漏的掺杂类型不同，分别为P+区和N+区。该器件与现有标准CMOS工艺有着较好的兼容性，在具有一般SONOS快闪存储器保持特性较好的优势的同时，可以有效地提高编程效率、降低功耗、抑制穿通效应，且小尺寸特性理想。
-
-
-
-
-
-
-
-
Search Results
19
records
(took 0.027 seconds)
