公开(公告)号：CN102931993A

公开(公告)日：2013-02-13

申请号：CN201210460723.0

申请日：2012-11-15

Applicant: 北京大学

Inventor： 康晋锋 ,  刘睿 ,  陈冰 ,  张飞飞 ,  刘力锋 ,  刘晓彦

IPC: H03M1/12

Abstract: 本发明涉及半导体集成电路及其制造技术领域，公开了一种模数转换装置及模数转换方法。该模数转换装置包括：数据采样保持单元，用于进行数据采样，得到模拟电压信号，并对模拟电压信号进行存储；量化单元，用于数据采样保持单元输出的模拟电压信号进行量化；编码单元，用于对量化单元输出的数据进行编码，得到数字信号；所述数据采样保持单元包括阻变存储器。本发明利用阻变存储器实现模数转换过程中的数据存储（或称为保持），实验表明，数据保持时间可以长达10年，因此能够保证数据的可靠性，从而也保证了模数转换装置的工作可靠性。另外，本发明的装置结构简单、成本低。

公开(公告)号：CN102738390A

公开(公告)日：2012-10-17

申请号：CN201110090961.2

申请日：2011-04-12

Applicant: 北京大学

Inventor： 康晋锋 ,  陈冰 ,  高滨 ,  张飞飞 ,  陈沅沙 ,  刘力锋 ,  刘晓彦 ,  韩汝琦

IPC: H01L45/00 ,  H01L27/24 ,  H01L21/822 ,  H01L21/265

Abstract: 一种阻变存储器单元及其制造方法，该阻变存储器单元包括具有顶电极、底电极以及形成在所述顶电极和底电极之间的阻变层的阻变存储器，具有源极、漏极和栅极的MOS管。所述阻变存储器的底电极由硅基材料形成，并且所述MOS管的源极连接到所述底电极。本发明的阻变存储器单元能够利用传统的CMOS工艺及设备进行制造，因而能够简化工艺步骤，降低制造成本，便于大规模生产。

公开(公告)号：CN102611424A

公开(公告)日：2012-07-25

申请号：CN201110435786.6

申请日：2011-12-22

Applicant: 北京大学

Inventor： 康晋锋 ,  陈冰 ,  高滨 ,  张飞飞 ,  陈沅沙 ,  刘力锋 ,  刘晓彦

IPC: H03K19/00 ,  H03H11/10

Abstract: 本发明公开了一种利用阻变器件实现积分运算方法，涉及半导体集成电路及其制造技术领域，所述方法包括：S1：对待输入信号进行时间采样；S2：对阻变器件进行复位操作；S3：将时间采样后的待输入信号输入所述阻变器件的阳电极；S4：在所述阻变器件的阳电极上输入预设电压；S5：读取所述阻变器件上的电流值；S6：计算获得所述阻变器件的当前电阻值；S7：计算所述阻变器件的初始电阻值与当前电阻值之间的差值，并根据所述差值与所述待输入信号的电压积分值之间的对应关系，以获得所述待输入信号的电压积分值。本发明利用阻变器件的特性，来实现积分器，具有结构简单、高速、低操作电压和电流、工艺兼容、以及成本低廉的特点。

公开(公告)号：CN102611424B

公开(公告)日：2014-06-11

申请号：CN201110435786.6

申请日：2011-12-22

Applicant: 北京大学

Inventor： 康晋锋 ,  陈冰 ,  高滨 ,  张飞飞 ,  陈沅沙 ,  刘力锋 ,  刘晓彦

IPC: H03K19/00 ,  H03H11/10

Abstract: 本发明公开了一种利用阻变器件实现积分运算方法，涉及半导体集成电路及其制造技术领域，所述方法包括：S1：对待输入信号进行时间采样；S2：对阻变器件进行复位操作；S3：将时间采样后的待输入信号输入所述阻变器件的阳电极；S4：在所述阻变器件的阳电极上输入预设电压；S5：读取所述阻变器件上的电流值；S6：计算获得所述阻变器件的当前电阻值；S7：计算所述阻变器件的初始电阻值与当前电阻值之间的差值，并根据所述差值与所述待输入信号的电压积分值之间的对应关系，以获得所述待输入信号的电压积分值。本发明利用阻变器件的特性，来实现积分器，具有结构简单、高速、低操作电压和电流、工艺兼容、以及成本低廉的特点。

公开(公告)号：CN103390629A

公开(公告)日：2013-11-13

申请号：CN201310302371.0

申请日：2013-07-15

Applicant: 北京大学

Inventor： 康晋锋 ,  张飞飞 ,  高滨 ,  陈冰 ,  刘力锋 ,  刘晓彦

IPC: H01L27/24 ,  H01L45/00

Abstract: 提供了一种阻变存储器，包括存储阵列，所述存储阵列包括：衬底；衬底隔离层，设置在衬底上；多个叠层结构，设置在衬底隔离层上；多个梳状金属层，沿所述叠层结构的长度方向设置在衬底隔离层和所述多个叠层结构上，每个梳状金属层的梳齿夹在相邻的叠层结构之间；以及多个阻变材料层，每个阻变材料层形成在相应的一个梳状金属层与所述衬底隔离层之间以及所述相应的一个梳状金属层与所述多个叠层结构之间。还提供了该阻变存储器的操作方法和制造方法。

公开(公告)号：CN102148328B

公开(公告)日：2013-04-17

申请号：CN201110024075.X

申请日：2011-01-21

Applicant: 北京大学

Inventor： 刘力锋 ,  高滨 ,  陈冰 ,  张飞飞 ,  李博洋 ,  于迪 ,  陈沅沙 ,  康晋锋 ,  韩汝琦

IPC: H01L45/00

Abstract: 本发明公开了一种氧化物电阻存储器件，包括衬底，位于所述衬底上的底电极，位于所述底电极上的氧化物控制层，位于所述氧化物控制层上的氧化物阻变层，以及位于所述氧化物阻变层上的顶电极。该器件制备工艺简单、性能可靠，提高了氧化物阻变存储器的阻变的循环耐久力，增强了其数据保持特性。

公开(公告)号：CN102456157A

公开(公告)日：2012-05-16

申请号：CN201010519997.3

申请日：2010-10-20

Applicant: 北京大学

Inventor： 康晋锋 ,  高滨 ,  陈冰 ,  张飞飞 ,  陈沅沙 ,  刘力锋 ,  刘晓彦 ,  韩汝琦

IPC: G06N3/063

CPC classification number: G06N3/063

Abstract: 本申请提供了一种神经元器件及神经网络，该神经元器件包括底电极层、顶电极层、以及夹在底电极层和顶电极层之间的阻变材料层，其中，神经元器件在施加恢复脉冲时转变为正常态，而在施加刺激脉冲时转变为兴奋态。神经元器件具有对刺激脉冲的幅度、宽度及个数的综合响应，提供权重部分和运算部分的功能。该神经元器件结构简单，便于集成，并且与传统硅基CMOS工艺兼容，非常适合大规模生产，可以实现多种生物功能和复杂的逻辑运算。

公开(公告)号：CN102299692A

公开(公告)日：2011-12-28

申请号：CN201110179215.0

申请日：2011-06-29

Applicant: 北京大学

Inventor： 刘力锋 ,  于迪 ,  陈冰 ,  高滨 ,  张飞飞 ,  陈沅沙 ,  刘晓彦 ,  康晋锋

IPC: H03F3/45

Abstract: 本发明涉及半导体集成电路技术领域，公开了一种基于阻变器件的加法器电路。本发明利用具有多个阻态的阻变器件来构建加法器电路，减少了由进位信号产生的额外电路，减少电路实现面积和延时，降低电路成本；此外，经过简单的电路改动即可同时实现减法操作，具有极强的实用效果。本发明获得了性能良好的加法器电路并拓展了阻变器件的应用领域。

公开(公告)号：CN102969328B

公开(公告)日：2015-09-16

申请号：CN201210521448.9

申请日：2012-12-06

Applicant: 北京大学

Inventor： 康晋锋 ,  张飞飞 ,  高滨 ,  陈冰 ,  刘睿 ,  刘力锋 ,  刘晓彦

IPC: H01L27/24 ,  G11C13/00 ,  H01L45/00

Abstract: 本发明公开了一种阻变存储器交叉阵列结构及其制备方法。该结构包括：衬底，衬底上的衬底隔离层，衬底隔离层上方间隔排列的由金属层和隔离层重复叠加组成的条形结构，垂直于衬底隔离层和条形结构的间隔排列的金属柱，所述金属柱与衬底隔离层和条形结构之间存在阻变层。采用本发明的方法及其结构显著提高了集成密度；避免二极管在尺寸缩小后出现的提供电路能力不足的问题；实现多层的交叉阵列结构，显著降低了制造成本，非常适合大规模生产。

公开(公告)号：CN104241521A

公开(公告)日：2014-12-24

申请号：CN201310241828.1

申请日：2013-06-18

Applicant: 北京大学

Inventor： 高滨 ,  康晋锋 ,  陈冰 ,  张飞飞 ,  刘力锋 ,  刘晓彦

IPC: H01L45/00

Abstract: 公开了存储阵列及其操作方法和制造方法。一示例存储阵列可以包括：成行列设置以形成阵列的多个基于第一纳米线的选择晶体管；以及在选择晶体管阵列上堆叠的多个存储单元层，每一存储单元层包括与选择晶体管阵列相对应的阻变器件的阵列。阻变器件可以包括由第二纳米线、绕第二纳米线形成的阻变材料层以及绕阻变材料层形成的电极层构成MIM配置。该存储阵列还可以包括：多条选择线，每一条选择线电连接至相应的一行选择晶体管；多条位线，每一条位线电连接至相应的一列选择晶体管的一端，各选择晶体管的另一端分别电连接至相邻的存储单元层中相应的阻变器件的第二纳米线；多条字线，每一条字线电连接至相应的存储单元层的电极层。