-
公开(公告)号：CN106031107B
公开(公告)日：2018-04-20
申请号：CN201480076494.X
申请日：2014-12-30
Applicant: 凯为公司
IPC: H04L12/947 , H04L12/721
CPC classification number: H04L45/74 , H04L45/36 , H04L45/566 , H04L47/821 , H04L49/25 , H04L69/22
Abstract: 电路操作以便管理网络分组处理器中的分组的传输。电路包括分组描述符管理器(PDM)、分组调度引擎(PSE)以及分组引擎和缓冲模块(PEB)。PDM根据命令信号生成元分组和描述符，其中命令信号标识要由电路传输的分组。PSE通过网络拓扑来对分组进行建模，以基于建模来确定要在大量分组中传输该分组的顺序。一旦分组被调度用于传输，则PEB对分组执行处理操作以基于在描述符中所指示的指令来产生经处理的分组。PEB然后使得经处理的分组朝着目的地被传输。
-
公开(公告)号：CN104516686B
公开(公告)日：2018-03-23
申请号：CN201410521310.8
申请日：2014-09-30
Applicant: 凯为公司
Abstract: 本发明的实施例涉及使用原子序列支持宽操作的方法和装置。通过扩充被设计为启动原子序列的加载操作并且扩充典型地终止原子序列的条件存储操作来达成宽原子序列的实现。扩充的加载操作被设计为除了启动原子序列之外还分配内存缓冲区。条件存储操作被扩充以对于存储在其中的任何数据检查所分配的内存缓冲区。如果在内存缓冲区中检测到一个或多个数据字，则条件存储操作将所检测到的数据字(多个)和被提供作为操作数的另一个字存储在内存位置的串接中。所达成的宽原子序列使得硬件系统能够支持宽内存操作和通常的宽操作。
-
公开(公告)号：CN107436808A
公开(公告)日：2017-12-05
申请号：CN201710266560.5
申请日：2017-04-21
Applicant: 凯为公司
IPC: G06F9/50
CPC classification number: G06F9/5077 , G06F9/45533
Abstract: 一种处理器设备，包括多个虚拟片上系统，多个虚拟片上系统被配置为根据多个虚拟片上系统和多个资源之间的资源对准来使用多个资源中的资源。处理器设备还可以包括被配置为响应于至少一个事件来动态地修改资源对准的资源对准单元。动态地修改资源对准可以防止否则由至少一个事件实现的吞吐量的损失。
-
公开(公告)号：CN106030562A
公开(公告)日：2016-10-12
申请号：CN201480076493.5
申请日：2014-12-30
Applicant: 凯为公司
IPC: G06F13/42 , H04L12/861
Abstract: 一种电路操作用于在网络分组处理器中管理分组的传送。该电路包括分组描述符管理器(PDM)、分组调度引擎(PSE)以及分组引擎和缓冲模块(PEB)。PDM从命令信号生成元分组和描述符，其中命令信号标识将由电路传送的分组。PSE比较与分组关联的分组传送速率和与分组关联的峰值速率和承诺速率中的至少一个速率，并且基于比较来确定在多个分组之中传送分组的顺序。一旦分组被调度用于传送，则PEB基于在描述符中指示的指令对分组执行处理操作以产生经处理的分组。PEB然后使得经处理的分组朝向目的地被传送。
-
公开(公告)号：CN104516833A
公开(公告)日：2015-04-15
申请号：CN201410498401.4
申请日：2014-09-25
Applicant: 凯为公司
IPC: G06F12/10
CPC classification number: G06F12/1027 , G06F12/1036 , G06F2212/151
Abstract: 本发明的各实施方式总体上涉及用于多个顺序地址转换的合并的TLB结构。具体地，一种支持虚拟化的计算机系统可以维护多个地址空间。每个客户机操作系统使用多个客户机虚拟地址(GVA)，这些客户机虚拟地址被转换成多个客户机物理地址(GPA)。一个管理一个或多个客户机操作系统的超管理器将多个GPA转换成多个根物理地址(RPA)。一个合并的转换旁视缓冲器(MTLB)高速缓存该多个地址域之间的多种转换，从而使能更快速的地址转换和存储器访问。该MTLB可以作为多个不同高速缓存逻辑可寻址，并且可以被重新配置成用于将不同的空间分配给每个逻辑高速缓存。
-
Patent Agency Ranking
公开(公告)号：CN104516830A
公开(公告)日：2015-04-15
申请号：CN201410498013.6
申请日：2014-09-25
Applicant: 凯为公司
IPC: G06F12/08
CPC classification number: G06F12/1045 , G06F12/00 , G06F12/0802 , G06F12/0808 , G06F12/0888 , G06F12/1027 , G06F12/1036
Abstract: 本发明的各实施例涉及多阶段地址转换中的转换旁路。一种支持虚拟化的计算机系统可以保持多个地址空间。每个客户机操作系统使用客户机虚拟地址(GVA)，这些客户机虚拟地址被转换成客户机物理地址(GPA)。对一个或多个客户机操作系统进行管理的超管理器将GPA转换成根物理地址(RPA)。合并转换旁视缓冲器(MTLB)高速缓存该多个地址域之间的转换，从而能够实现更快的地址转换和存储器访问。MTLB作为多个不同的高速缓存可以是逻辑上可访问的，并且可以被重新配置成用于将不同的空间分配给每个逻辑高速缓存。可以基于控制配置和所接收到的地址的属性选择性地旁路对MTLB的高速缓存的查找。
-
-
公开(公告)号：CN104750580B
公开(公告)日：2018-11-23
申请号：CN201410756800.6
申请日：2014-12-10
Applicant: 凯为公司
IPC: G06F11/16
CPC classification number: H04L45/745 , G06F11/0793 , G06F12/1027 , G06F2212/68
Abstract: 本发明的各实施例涉及用于多核处理器的具有内部和外部访问的后备处理器单元。公开了一种用于在后备处理器单元的信息查找请求处理的方法和体现该方法的系统，该方法包括：在第一缓冲器中存储接收的查找事务请求；将查找事务请求重建成请求分组；传输请求分组；接收分组；确定接收的分组是否包括响应分组或者异常分组；以及根据确定来处理接收的分组。另外，公开了一种用于在后备处理器单元的异常分组处理的方法和体现该方法的系统，该方法包括：在第一缓冲器中存储至少一个接收的查找事务请求；接收分组；确定接收的分组包括异常分组；以及根据第一缓冲器的标识符关联异常分组与至少一个存储的查找事务请求中的一个存储的查找事务请求。
-
公开(公告)号：CN106030562B
公开(公告)日：2018-07-13
申请号：CN201480076493.5
申请日：2014-12-30
Applicant: 凯为公司
IPC: G06F13/42 , H04L12/861
Abstract: 一种电路操作用于在网络分组处理器中管理分组的传送。该电路包括分组描述符管理器(PDM)、分组调度引擎(PSE)以及分组引擎和缓冲模块(PEB)。PDM从命令信号生成元分组和描述符，其中命令信号标识将由电路传送的分组。PSE比较与分组关联的分组传送速率和与分组关联的峰值速率和承诺速率中的至少一个速率，并且基于比较来确定在多个分组之中传送分组的顺序。一旦分组被调度用于传送，则PEB基于在描述符中指示的指令对分组执行处理操作以产生经处理的分组。PEB然后使得经处理的分组朝向目的地被传送。
-
-
-
-
-
-
-
-
-
Search Results
25
records
(took 0.027 seconds)
