公开(公告)号：CN1501513A

公开(公告)日：2004-06-02

申请号：CN200310114917.6

申请日：2003-11-13

Applicant: 佳能株式会社

Inventor： 杉山秀一郎 ,  盐崎笃志 ,  高井康好 ,  都筑英寿

IPC: H01L31/075 ,  H01L31/078

CPC classification number: H01L31/076 ,  Y02E10/548

Abstract: 提供一种叠层型光电元件，由在基体上层叠多个具有pin结的光电元件而成，上述pin结是由用以IV族元素为主成分的非单晶构成的p型半导体层、i型半导体、n型半导体层形成的，其特征在于：从光入射侧算起，第一i型半导体层由氢化非晶态硅构成，第二以后的i型半导体层由氢化非晶态硅或微晶硅构成；设用第二以后的pin元件中的i型半导体层是微晶硅的pin元件制作pin光电单元件时的开路端电压为Voc，该i型半导体层的膜厚为t，则通过包含Voc/t的值最大的i型半导体层的pin元件对叠层型光电元件的短路光电流密度进行控制。