-
公开(公告)号：CN103296033B
公开(公告)日：2016-05-11
申请号：CN201310203861.5
申请日：2013-05-28
Applicant: 京东方科技集团股份有限公司 , 北京京东方显示技术有限公司
IPC: H01L27/12 , H01L21/77 , G02F1/1362 , G02F1/1368
CPC classification number: H01L27/124 , G02F1/136286 , G02F2001/13629 , H01L21/31111 , H01L21/76802 , H01L21/76877 , H01L23/5226 , H01L27/1259 , H01L2924/0002 , H01L2924/00
Abstract: 本发明实施例公开了一种阵列基板及其制作方法，涉及液晶显示领域，能够减小信号线的阻值，减小TFT-LCD出现信号延迟现象的可能性。该阵列基板包括基板和位于基板上的信号线，所述信号线包括至少两层位于不同层的导电层，所述不同层的导电层之间设置有绝缘层，所述不同层的导电层之间通过过孔并联连接。该阵列基板的制作方法至少包括：在基板上沉积形成第一导电层和第一绝缘层；对所述第一绝缘层进行刻蚀，形成贯穿所述第一绝缘层的过孔；在所述基板上沉积形成第二导电层，使得所述第一导电层和所述第二导电层通过所述过孔并联连接。
-
公开(公告)号：CN103474418A
公开(公告)日：2013-12-25
申请号：CN201310415110.X
申请日：2013-09-12
Applicant: 京东方科技集团股份有限公司 , 北京京东方显示技术有限公司
IPC: H01L23/544 , H01L27/12 , H01L21/84
CPC classification number: H01L2224/24
Abstract: 本发明公开了一种阵列基板及其制作方法、显示装置，以解决现有技术中第二检测短路环与数据信号线金属交叠区域容易形成静电击穿的问题。本发明中阵列基板包括位于显示区域、顺序排列的若干条数据信号线，位于非显示区域、与排列顺序为奇数的数据信号线连接为一体结构的第一检测短路环，还包括：位于非显示区域的第二检测短路环和连接线，所述第二检测短路环设置于所述第一检测短路环远离显示区域的一侧，所述连接线通过过孔将所述第二检测短路环和排列顺序为偶数的数据信号线连接。第二检测短路环与第一检测短路环、数据信号线都无交叠区域，防止第二检测短路环与数据信号线交叠区域形成静电击穿。
-
公开(公告)号：CN103246092A
公开(公告)日：2013-08-14
申请号：CN201310157333.0
申请日：2013-04-28
Applicant: 京东方科技集团股份有限公司 , 北京京东方显示技术有限公司
IPC: G02F1/13 , G02F1/1362 , G02F1/1368
CPC classification number: H01L22/30 , G02F1/1362 , G02F1/136286 , G02F1/1368 , G02F2001/136254 , H01L27/124
Abstract: 本发明提供一种阵列基板及显示装置，阵列基板包括显示区域和外围电路区域，显示区域内设置有第一栅线、第一数据线和像素区，像素区包括像素电极和薄膜晶体管，薄膜晶体管包括第一栅电极、第一源电极和第一漏电极；外围电路区域设置有至少一个测试单元，包括：第二栅线；第二数据线；测试像素电极；测试薄膜晶体管，包括第二栅电极、第二源电极和第二漏电极，第二栅电极、第二源电极和第二漏电极均具有暴露于外部的测试端口。通过外围电路区域设置具有测试像素电极和测试薄膜晶体管的测试单元，测试薄膜晶体管具有暴露于外部的测试端口，可以在阵列基板对盒后，甚至面板制作完成后，不破坏阵列基板，而实现面板内部像素中TFT与电容特性测试。
-
公开(公告)号：CN103091921A
公开(公告)日：2013-05-08
申请号：CN201310031273.8
申请日：2013-01-28
Applicant: 京东方科技集团股份有限公司 , 北京京东方显示技术有限公司
IPC: G02F1/1362 , G02F1/1368 , H01L27/12 , H01L29/78 , H01L29/423 , H01L29/417 , H01L21/84 , H01L21/336 , H01L21/28
Abstract: 本发明提供了一种阵列基板及其制作方法、显示装置，能够实现像素快速充电。所述阵列基板，包括：交叉设置在透明基板上的栅线及数据线，设置在栅线及数据线限定的像素区域内的像素电极，所述栅线内设置有凹槽，所述凹槽包括底面和侧壁；栅绝缘层设置在所述栅线上，覆盖整个凹槽；源极图案和漏极图案中的一个设置在所述栅绝缘层上，覆盖所述凹槽底面，所述源极图案和漏极图案上下对照设置；所述钝化层至少覆盖所述凹槽的部分侧壁；所述有源层设置在所述源极图案和所述漏极图案之间，只覆盖所述凹槽的底面，所述有源层顶端到所述透明基板的距离小于或等于所述栅线顶端到所述透明基板的距离，且所述有源层的侧面与所述栅绝缘层和所述钝化层相接触。
-
公开(公告)号：CN103257498B
公开(公告)日：2016-04-13
申请号：CN201310164041.X
申请日：2013-05-07
Applicant: 京东方科技集团股份有限公司 , 北京京东方显示技术有限公司
IPC: G02F1/1368 , G02F1/133
CPC classification number: G09G3/3648 , G02F1/136286 , G02F2001/13606 , G02F2001/136272 , G09G2300/0426 , G09G2320/0219
Abstract: 本发明公开了一种像素结构及其驱动方法、显示装置，涉及显示技术领域，用以避免跳变电压对像素电极电压产生的影响，提高显示装置的显示效果。包括公共电极线、由横纵交叉的栅线和数据线划分成的至少一个像素单元，所述像素单元包括薄膜晶体管和像素电极；所述像素结构还包括附加驱动信号线。所述附加驱动信号线形成用于补偿所述像素结构内寄生电容电荷的附加电容；所述附加驱动信号线输入信号与所述栅线输入信号的相位相反。
-
Patent Agency Ranking
公开(公告)号：CN103296033A
公开(公告)日：2013-09-11
申请号：CN201310203861.5
申请日：2013-05-28
Applicant: 京东方科技集团股份有限公司 , 北京京东方显示技术有限公司
IPC: H01L27/12 , H01L21/77 , G02F1/1362 , G02F1/1368
CPC classification number: H01L27/124 , G02F1/136286 , G02F2001/13629 , H01L21/31111 , H01L21/76802 , H01L21/76877 , H01L23/5226 , H01L27/1259 , H01L2924/0002 , H01L2924/00
Abstract: 本发明实施例公开了一种阵列基板及其制作方法，涉及液晶显示领域，能够减小信号线的阻值，减小TFT-LCD出现信号延迟现象的可能性。该阵列基板包括基板和位于基板上的信号线，所述信号线包括至少两层位于不同层的导电层，所述不同层的导电层之间设置有绝缘层，所述不同层的导电层之间通过过孔并联连接。该阵列基板的制作方法至少包括：在基板上沉积形成第一导电层和第一绝缘层；对所述第一绝缘层进行刻蚀，形成贯穿所述第一绝缘层的过孔；在所述基板上沉积形成第二导电层，使得所述第一导电层和所述第二导电层通过所述过孔并联连接。
-
公开(公告)号：CN102931189A
公开(公告)日：2013-02-13
申请号：CN201210430745.2
申请日：2012-11-01
Applicant: 京东方科技集团股份有限公司 , 北京京东方显示技术有限公司
IPC: H01L27/02 , H01L21/77 , G02F1/1343 , G02F1/1345 , G02F1/1362 , G02F1/1368
Abstract: 本发明提供一种阵列基板，包括引线和像素电极，所述引线和像素电极之间具有绝缘层，其中，所述像素电极与引线分隔设置且所述像素电极与引线之间能够导通。相应地，提供一种包括上述阵列基板的显示装置、上述阵列基板的维修方法以及制作方法。本发明所述阵列基板以及采用本发明所述制作方法制成的阵列基板在消除亮点像素瑕疵时不增加现有制作工艺、可靠性高、方便省时。
-
公开(公告)号：CN103246092B
公开(公告)日：2015-08-19
申请号：CN201310157333.0
申请日：2013-04-28
Applicant: 京东方科技集团股份有限公司 , 北京京东方显示技术有限公司
IPC: G02F1/13 , G02F1/1362 , G02F1/1368
CPC classification number: H01L22/30 , G02F1/1362 , G02F1/136286 , G02F1/1368 , G02F2001/136254 , H01L27/124
Abstract: 本发明提供一种阵列基板及显示装置，阵列基板包括显示区域和外围电路区域，显示区域内设置有第一栅线、第一数据线和像素区，像素区包括像素电极和薄膜晶体管，薄膜晶体管包括第一栅电极、第一源电极和第一漏电极；外围电路区域设置有至少一个测试单元，包括：第二栅线；第二数据线；测试像素电极；测试薄膜晶体管，包括第二栅电极、第二源电极和第二漏电极，第二栅电极、第二源电极和第二漏电极均具有暴露于外部的测试端口。通过外围电路区域设置具有测试像素电极和测试薄膜晶体管的测试单元，测试薄膜晶体管具有暴露于外部的测试端口，可以在阵列基板对盒后，甚至面板制作完成后，不破坏阵列基板，而实现面板内部像素中TFT与电容特性测试。
-
公开(公告)号：CN102929055B
公开(公告)日：2015-07-01
申请号：CN201210436371.5
申请日：2012-11-05
Applicant: 京东方科技集团股份有限公司 , 北京京东方显示技术有限公司
IPC: G02F1/1362
Abstract: 本发明公开了一种像素结构、阵列基板及液晶显示装置，该像素结构包括多个能够导电的功能层，且所述多个功能层中包括交叉设置于不同层的第一信号传输线和第二信号传输线，所述第一信号传输线和第二信号传输线的交叉处形成有寄生电容，所述像素结构还包括至少一个与所述寄生电容并联的保护电容，所述保护电容设置于所述多个功能层中的一个功能层上，且所述保护电容的击穿电压小于所述寄生电容的击穿电压。本发明保护交叉的信号传输线之间的寄生电容不被击穿。
-
公开(公告)号：CN103091921B
公开(公告)日：2015-04-15
申请号：CN201310031273.8
申请日：2013-01-28
Applicant: 京东方科技集团股份有限公司 , 北京京东方显示技术有限公司
IPC: G02F1/1362 , G02F1/1368 , H01L27/12 , H01L29/78 , H01L29/423 , H01L29/417 , H01L21/84 , H01L21/336 , H01L21/28
Abstract: 本发明提供了一种阵列基板及其制作方法、显示装置，能够实现像素快速充电。所述阵列基板，包括：交叉设置在透明基板上的栅线及数据线，设置在栅线及数据线限定的像素区域内的像素电极，所述栅线内设置有凹槽，所述凹槽包括底面和侧壁；栅绝缘层设置在所述栅线上，覆盖整个凹槽；源极图案和漏极图案中的一个设置在所述栅绝缘层上，覆盖所述凹槽底面，所述源极图案和漏极图案上下对照设置；所述钝化层至少覆盖所述凹槽的部分侧壁；所述有源层设置在所述源极图案和所述漏极图案之间，只覆盖所述凹槽的底面，所述有源层顶端到所述透明基板的距离小于或等于所述栅线顶端到所述透明基板的距离，且所述有源层的侧面与所述栅绝缘层和所述钝化层相接触。
-
-
-
-
-
-
-
-
-
Search Results
215
records
(took 0.151 seconds)
