-
公开(公告)号：CN117014235B
公开(公告)日：2024-01-09
申请号：CN202311285976.3
申请日：2023-10-07
Applicant: 之江实验室
Abstract: 本说明书公开了一种基于FPGA灵活后端的智能网卡调度方法，本方法可以先定义智能网卡的结构，智能网卡中具有用于智能网卡间互联或者智能网卡接收外界数据的灵活接口子模块，执行智能网卡的功能逻辑的灵活逻辑子模块，灵活交换子模块可以在灵活接口子模块和灵活逻辑子模块之间进行数据交换，从而，可以通过解析广义P4代码，从而对所需智能网卡数量的智能网卡进行调度，在需要多个智能网卡时，通过智能网卡间的灵活接口子模块可以实现智能网卡的互联，通过灵活交换子模块可以灵活的控制智能网卡内部的数据传输方向，使得多个智能网卡可以共同执行任务，从而相比于现有技术实现了对智能网卡的灵活调度。
-
公开(公告)号：CN116405395A
公开(公告)日：2023-07-07
申请号：CN202310418632.9
申请日：2023-04-14
Applicant: 之江实验室
IPC: H04L41/0893 , H04L41/0896
Abstract: 本说明书公开了一种网络硬切片的方法、装置及存储介质，本方法通过确定各用户的需求网络带宽，并根据各用户需求网络带宽确定划分粒度，然后根据划分粒度确定待划分物理网络划分出的输出子接口数量以及输出子接口的子带宽，将待划分物理网络划分到各输出子接口，然后针对每个用户，根据输出子接口的子带宽以及该用户的需求网络带宽，从各输出子接口中确定满足该用户的需求网络带宽的输出子接口，将选择出的输出子接口组成该用户的输出子接口，确定从待划分物理网络的主接口到该用户的输出子接口的待划分网络，为该用户划分的逻辑网络。本方法能够根据各用户的需求网络带宽确定为各用户划分的逻辑网络，更好的满足各用户的多种需求。
-
公开(公告)号：CN114710571A
公开(公告)日：2022-07-05
申请号：CN202210338328.9
申请日：2022-04-01
Applicant: 中国人民解放军战略支援部队信息工程大学 , 之江实验室
Abstract: 本申请公开了一种数据包处理系统，异构资源一体化调度模组在线重构高性能报文交换模组的多个流水线逻辑，并将业务流表拆分为多个流表项，将流表项加载至对应的流水线逻辑，每个流水线逻辑对应一种网络协议类型的数据包处理逻辑；高性能报文交换模组接收数据包，确定数据包对应的目标网络协议类型，利用与目标网络协议类型对应的流水线逻辑中的流表项将数据包发送至智能网络线卡模组；智能网络线卡模组接收数据包，利用与目标网络协议类型对应的异构资源组合对数据包进行处理，并将处理后的数据包返回高性能报文交换模组，由高性能报文交换模组对处理后的数据包进行转发。该系统能够实现多种网络技术体制并存环境下的协议无关数据包处理。
-
公开(公告)号：CN114610288A
公开(公告)日：2022-06-10
申请号：CN202210511925.7
申请日：2022-05-12
Applicant: 之江实验室
Abstract: 本发明公开了基于阵列式解析基元结构的后端编译器实现方法及装置，基于阵列式解析基元结构的可编程目标硬件，可完成对软件定义的协议解析逻辑进行编译的需求。通过对软件描述的协议解析处理逻辑进行翻译和解释，生成目标硬件中矩阵式可编程解析资源能识别的解析操作指令，操作指令以解析基元参数阵列的形式与目标硬件中可配置的解析基元阵列形成映射关系，通过解析基元参数阵列控制器，将解析基元参数阵列中的有效解析基元参数配置到硬件上对应的可编程解析基元中，完成对目标硬件可编程解析基元资源的编程，从而完成通过软件编程硬件来实现协议无关数据解析的目标。
-
公开(公告)号：CN114567688A
公开(公告)日：2022-05-31
申请号：CN202210234971.7
申请日：2022-03-11
Applicant: 之江实验室
IPC: H04L69/22
Abstract: 本发明公开了一种基于FPGA的协同网络协议解析方法和装置，包括：根据解析需求确定网络需求状态；通过所述网络需求状态对应的网络数据包包头构建网络协议结构图，所述网络协议结构图中包含网络结点和网络结点跳转两种型态；利用所述网络协议结构图中的网络结点跳转查找网络结点；对所述网络结点添加根结点变量和下一结点变量；遍历所有添加根结点变量和下一结点变量的所述网络结点，对所述网络结点添加结点标识；根据所述结点标识生成全协议表；通过FPGA对所述全协议表进行网络协议解析。本发明完全通过软件完成，FPGA资源集中协议解析和字段处理功能，能有效提高网络包解析速率，实现逻辑清晰简单，接口易于扩展，逻辑易于通过HDL语言完成设计。
-
Patent Agency Ranking
公开(公告)号：CN114125077B
公开(公告)日：2022-05-03
申请号：CN202210090664.6
申请日：2022-01-26
Applicant: 之江实验室
IPC: H04L69/163 , H04L67/14 , G06F13/28 , G06F9/54
Abstract: 本发明涉及计算机网络技术领域，尤其涉及一种实现多执行体TCP会话归一化的方法和装置，该方法具体为：首先对进入FPGA的报文进行预处理，输出TCP会话信息和TCP报文；然后通过TCP会话归一化管理状态机建立和保持TCP会话，将TCP会话信息保存到TCP会话缓存队列；再使用写控制器和读控制器，将TCP报文写入内存和从内存中读出TCP报文；最后对读出的TCP报文进行TCP字段归一，再重组报文后发出。本发明相比于软件基于DPDK的实现更加快速且效率高；另外，在TCP会话归一化管理状态机中通过双向链表加双池机制，实现会话缓存的快速分配、快速回收以及随机会话老化后的缓存空间快速拆链、建链。
-
公开(公告)号：CN114125077A
公开(公告)日：2022-03-01
申请号：CN202210090664.6
申请日：2022-01-26
Applicant: 之江实验室
IPC: H04L69/163 , H04L67/14 , G06F13/28 , G06F9/54
Abstract: 本发明涉及计算机网络技术领域，尤其涉及一种实现多执行体TCP会话归一化的方法和装置，该方法具体为：首先对进入FPGA的报文进行预处理，输出TCP会话信息和TCP报文；然后通过TCP会话归一化管理状态机建立和保持TCP会话，将TCP会话信息保存到TCP会话缓存队列；再使用写控制器和读控制器，将TCP报文写入内存和从内存中读出TCP报文；最后对读出的TCP报文进行TCP字段归一，再重组报文后发出。本发明相比于软件基于DPDK的实现更加快速且效率高；另外，在TCP会话归一化管理状态机中通过双向链表加双池机制，实现会话缓存的快速分配、快速回收以及随机会话老化后的缓存空间快速拆链、建链。
-
公开(公告)号：CN119603342A
公开(公告)日：2025-03-11
申请号：CN202411569145.3
申请日：2024-11-05
Applicant: 之江实验室
IPC: H04L67/141 , H04L49/35 , G06F15/173 , H04L101/622
Abstract: 本说明书公开了一种数据传输的系统、方法、存储介质及电子设备，包括：互连端点可确定待传输数据包，根据待传输数据包中包含的目标互连端点对应的显存地址，确定目标互连端点对应的虚拟MAC地址，并作为目标MAC地址。将待传输数据包和目标MAC地址发送给互连交换节点。互连交换节点可接收待传输数据包和目标MAC地址，并根据目标MAC地址，将待传输数据包发送给所述目标互连端点，降低网络配置的复杂度以及传输时延，节省缓存空间，降低存储成本和硬件成本，减少网络开销。并且，上述数据传输过程简单且标准化，也不需要任何专属的驱动程序和操作系统支持，易于多种网络设备实现数据传输，提高网络设备的兼容性和互操作性。
-
公开(公告)号：CN118523902A
公开(公告)日：2024-08-20
申请号：CN202410977696.7
申请日：2024-07-22
Applicant: 之江实验室
Abstract: 本发明提供了一种基于软件定义的多种加解密模式切换方法及装置，该系统包括加密和解密两个模块，所述加密模块包含多路选择模块、加密模块、解密模块、计数器模块、初始化向量模块和配置模块，多路选择模块选择将多个输入转换为一个或两个输出，加密模块负责将明文数据转换为密文数据，解密模块负责将密文数据转换为明文数据，计数器模块负责计数，并用于CTR模式加解密，初始化向量模块用于加解密的初始化计算参数，配置模块连接各个多路选择器，负责配置各个多路选择器。本发明采用软件定义的方式对5种不同的加解密方式进行切换，提高了加解密使用的灵活性和减小FPGA资源的使用；并采用FPGA芯片，保证数据传输的准确性、实时性和可靠性。
-
公开(公告)号：CN115412502A
公开(公告)日：2022-11-29
申请号：CN202211359114.6
申请日：2022-11-02
Applicant: 之江实验室
IPC: H04L47/125 , H04L49/354 , H04L49/9015 , G06F9/54
Abstract: 本发明公开一种网络端口扩展和报文快速均衡处理方法，包括：步骤一，在服务器端的虚拟网络端口模块创建虚拟网络端口，在FPGA端的FPGA‑QDMA模块创建物理功能队列，通过服务器端的DPDK‑QDMA模块连接虚拟网络端口模块和FPGA‑QDMA模块，再分配物理功能队列与虚拟网络端口一一对应，扩展FPGA端的网口；步骤二，DPDK‑QDMA模块启动时创建无锁队列、内存池和线程，引导虚拟网络端口模块和FPGA‑QDMA模块完成启动资源创建和分配；步骤三，服务器端和FPGA端之间进行网络报文收发时，利用DPDK‑QDMA模块将虚拟网络端口和与其对应的物理功能队列传输网络报文，实现了报文的并行快速处理。
-
-
-
-
-
-
-
-
-
Search Results
27
records
(took 0.022 seconds)
