-
公开(公告)号：CN1928590A
公开(公告)日：2007-03-14
申请号：CN200510098450.X
申请日：2005-09-08
Applicant: 北京中电华大电子设计有限责任公司
Abstract: 可自适应多种数据率和实现任意点数的一种数字脉冲压缩器，用于现代雷达系统数字信号处理领域。它利用一种延时线加多路选择器结构实现了自适应多种数据率的数字脉冲压缩。当匹配滤波器系数对称时，可通过多路选择器输出对加减少一半的复数乘法运算量。滤波系数存于RAM中，通过配置系数可实现任意点数的数字脉冲压缩。对加结果与相应系数做复数乘法再累加得到最终结果。内部各级运算部件采用流水线结构，提高了运算部件的利用效率。
-
公开(公告)号：CN101593287B
公开(公告)日：2010-12-08
申请号：CN200810113122.6
申请日：2008-05-28
Applicant: 北京中电华大电子设计有限责任公司
IPC: G06F1/32
Abstract: 本发明是一种智能卡功耗平衡方法，主要应用于智能卡设计的功耗优化领域，采用启动等待机制，使卡在主控制器和协处理器切换过程中实现功耗平稳过渡，有效解决了功耗叠加引起的功耗过大问题。
-
公开(公告)号：CN107515369A
公开(公告)日：2017-12-26
申请号：CN201710708461.8
申请日：2017-08-17
Applicant: 北京中电华大电子设计有限责任公司
IPC: G01R31/28
CPC classification number: G01R31/2886
Abstract: 本发明提出一种少管脚测试电路。本发明属于集成电路可测性设计领域。本发明的特征是采用2个管脚即可实现芯片测试。因为一块测试探卡上的探针数量有限制，每颗芯片的测试管脚越少，一块测试探卡可支持的芯片同测数就越大,测试成本也就越低。2个测试管脚包括1个时钟信号和1个双向数据信号。测试控制电路中包括一组预定义长度的测试指令寄存器和一组长度可根据测试指令配置的测试数据寄存器，以及对应的测试指令译码电路。通过双向数据信号输入测试指令及待写入芯片内部的数据，并输出芯片内部待读出数据。
-
公开(公告)号：CN103916235A
公开(公告)日：2014-07-09
申请号：CN201210595913.3
申请日：2012-12-28
Applicant: 北京中电华大电子设计有限责任公司
IPC: H04L9/06
Abstract: 本发明是一种随机插入伪轮运算对的抗功耗攻击方法，用于信息安全领域的智能卡芯片。本发明利用在轮运算中各模块之间随机插入伪轮运算对的方法，设计了抗功耗攻击的AES硬件电路。此AES硬件电路在智能卡中承担加密运算协处理器的作用。伪轮运算对为两个轮运算操作，一个正向的加密计算，另一个逆向的解密计算，因此伪轮运算对不影响数据逻辑，但是可以扰乱电路功耗开销，起到抗功耗攻击的效果。本发明能够有效地防御针对智能卡芯片的功耗攻击，可应用于对智能卡芯片安全性要求较高的设计中。
-
公开(公告)号：CN101350612B
公开(公告)日：2010-08-04
申请号：CN200710119119.0
申请日：2007-07-16
Applicant: 北京中电华大电子设计有限责任公司
Inventor： 郑晓光
IPC: H03K5/1252 , H03K5/1254
Abstract: 本发明提出一种防止门控时钟毛刺的电路，用于低功耗设计时需要进行停时钟处理的电路中。本发明利用不同的时钟边沿进行时钟切换控制，有效消除时钟切换过程中可能出现的竞争，从而达到防止对时钟进行门控时出现毛刺的目的。停时钟是低功耗设计中常用的手段，在停时钟与重新供给时钟的切换过程中，时钟信号上会出现毛刺。利用本发明给出的电路，可以防止时钟切换时出现毛刺，提高电路的稳定性与可靠性。
-
Patent Agency Ranking
公开(公告)号：CN101751595A
公开(公告)日：2010-06-23
申请号：CN200810227989.4
申请日：2008-12-04
Applicant: 北京中电华大电子设计有限责任公司
IPC: G06K19/07
Abstract: 本发明提出了一种能提高IO速度的电路结构，即开漏结构外加“0-1”电平转换时一个时钟周期的加速转换脉冲，并带上拉电阻与三态传输门的结构，包括三态双向开漏IO PAD、生成三态门使能信号(ENO)的一组逻辑门电路。这种电路结构能够使IO输出数据发生“0-1”电平转换时，输出一个周期的强驱动高电平，也即缩短了电平的上升时间，有效地提高了7816串口的通信速度。
-
公开(公告)号：CN101350612A
公开(公告)日：2009-01-21
申请号：CN200710119119.0
申请日：2007-07-16
Applicant: 北京中电华大电子设计有限责任公司
Inventor： 郑晓光
IPC: H03K5/1252 , H03K5/1254
Abstract: 本发明提出一种防止门控时钟毛刺的电路，用于低功耗设计时需要进行停时钟处理的电路中。本发明利用不同的时钟边沿进行时钟切换控制，有效消除时钟切换过程中可能出现的竞争，从而达到防止对时钟进行门控时出现毛刺的目的。停时钟是低功耗设计中常用的手段，在停时钟与重新供给时钟的切换过程中，时钟信号上会出现毛刺。利用本发明给出的电路，可以防止时钟切换时出现毛刺，提高电路的稳定性与可靠性。
-
公开(公告)号：CN101150392A
公开(公告)日：2008-03-26
申请号：CN200610113262.4
申请日：2006-09-21
Applicant: 北京中电华大电子设计有限责任公司
Abstract: 利用数字功耗补偿防功耗攻击的硬件3DES，用于安全应用领域的智能卡芯片。本发明利用数字电路功耗补偿的方法，设计了两个对称的3DES硬件电路，其中一个用于得到加密结果，另一个仅用于对第一个3DES电路进行功耗补偿。此3DES硬件电路在智能卡中承担加密运算协处理器的作用。此项技术在实现高速3DES加密运算的同时，可有效防止智能卡领域的功耗攻击。
-
公开(公告)号：CN103647640B
公开(公告)日：2016-09-14
申请号：CN201310637160.2
申请日：2013-12-03
Applicant: 北京中电华大电子设计有限责任公司
IPC: H04L9/06
Abstract: 本发明是一种针对数据加密标准(DES，Data Encryption Standard)第二轮运算中L寄存器翻转的功耗攻击方法。用于信息安全领域中，对DES算法的加密芯片进行安全性测评。本发明特征在于利用功耗攻击的方法对DES加密芯片进行攻击，攻击的对象是DES第二轮运算中L寄存器翻转泄露的功耗信息。利用该功耗信息，与第一轮的中间数据进行相关功耗分析(CPA，Correlation Power Analysis)，即可获得DES算法的密钥信息。本发明可用于DES加密芯片防御功耗攻击的安全性测评，提高DES加密芯片的安全性。
-
公开(公告)号：CN101751595B
公开(公告)日：2011-12-07
申请号：CN200810227989.4
申请日：2008-12-04
Applicant: 北京中电华大电子设计有限责任公司
IPC: G06K19/07
Abstract: 本发明提出了一种能提高IO速度的电路结构，即开漏结构外加“0—1”电平转换时一个时钟周期的加速转换脉冲，并带上拉电阻与三态传输门的结构，包括三态双向开漏IO PAD、生成三态门使能信号(ENO)的一组逻辑门电路。这种电路结构能够使IO输出数据发生“0-1”电平转换时，输出一个周期的强驱动高电平，也即缩短了电平的上升时间，有效地提高了7816串口的通信速度。
-
-
-
-
-
-
-
-
-
Search Results
25
records
(took 0.079 seconds)
