一种双调度模式的神经网络加速器

    公开(公告)号:CN115423083A

    公开(公告)日:2022-12-02

    申请号:CN202211126536.9

    申请日:2022-09-16

    Abstract: 一种双调度模式的神经网络加速器,所述加速器包括矩阵运算阵列、池化单元、激活单元,所述加速器还包括阵列切换模块、双调度缓存模块、辅助运算模块,其中:所述阵列切换模块用于控制矩阵运算阵列中子运算单元的之间的连接方式以实现矩阵运算阵列的阵列模式切换、控制双调度缓存模块缓存数据和传输数据的方式、以及控制辅助运算模块执行辅助运算;所述双调度缓存模块用于按照加速器对应的调度模式缓存从外部存储介质获取待处理的神经网络数据以及按照对应的调度模式将数据传输给矩阵运算阵列;所述辅助运算模块用于基于阵列切换控制模块的控制对矩阵运算阵列在串行阵列模式下执行运算后的结果进行加法计算。

    计算装置、处理器、电子设备和计算方法

    公开(公告)号:CN112132273B

    公开(公告)日:2022-11-29

    申请号:CN202010999529.4

    申请日:2020-09-22

    Abstract: 本发明提供了一种计算装置、处理器、电子设备和计算方法,其中,计算装置包括:逻辑运算单元、匹配单元和存储单元;所述匹配单元将接收的三值形式的计算元素匹配为二值形式的计算元素输出给所述逻辑运算单元;所述逻辑运算单元包括与或非门运算单元,所述与或非门运算单元对接收的二值形式的计算元素执行与或非逻辑运算,获得二值形式的计算结果,其中,所述计算元素包括特征值和对应的权重值;所述存储单元将完成运算的所述二值形式的计算结果转换为三值形式的计算结果并存储。本发明可以实现同时处理二值神经网络和三值神经网路。

    一种多计算精度神经网络处理方法和系统

    公开(公告)号:CN107423816B

    公开(公告)日:2021-10-12

    申请号:CN201710182542.9

    申请日:2017-03-24

    Abstract: 本发明涉及一种多计算精度神经网络处理方法与系统,该方法包括:步骤S1,从指令存储单元读取需要执行的指令,对该指令进行解析得到存储地址,并从该存储地址获取输入数据和权重;步骤S2,将该输入数据的位宽及该权重的位宽分别解码拓展为处理器设计最大数据位宽,生成原始数据和原始权重;步骤S3,分析该原始数据的位宽,关断计算单元阵列中的部分计算单元,并执行神经网络运算中的运算操作,生成计算数据;步骤S4,将该计算数据的位宽编码为神经网络下一层所需数据位宽,生成打包数据,并将该打包数据输出。本发明可使神经网络不同层采用不同的数据精度参与计算,在保证计算精度的前提下,减少了片上存储量,降低了数据传输能量损耗。

    神经网络中的权重存储方法以及基于该方法的处理器

    公开(公告)号:CN108510058B

    公开(公告)日:2021-07-20

    申请号:CN201810166950.X

    申请日:2018-02-28

    Abstract: 本发明提供一种神经网络中的权重存储方法以及基于该方法的神经网络存储器。该权重存储方法包括:将原二维权重卷积核构建为三维空间矩阵;查找所述三维空间矩阵中的有效权重并建立有效权重索引,其中,所述有效权重是非零权重,所述有效权重索引用于标记所述有效权重在所述三维空间矩阵的位置;存储所述有效权重以及所述有效权重索引。根据本发明的权重数据存储方法和卷积计算方法能够节省存储空间并提高计算效率。

    一种对卷积神经网络处理器的控制方法及装置

    公开(公告)号:CN108985449B

    公开(公告)日:2021-03-09

    申请号:CN201810685546.3

    申请日:2018-06-28

    Abstract: 本发明提供一种控制方法,包括:1)确定需要执行的卷积运算的尺寸n*n;2)根据需要执行的卷积运算的尺寸n*n,选择在m2个5*5的卷积计算单元中载入与所述尺寸对应的卷积核的数值,并将其余的各个数值填充为0,5m≥n;3)根据需要执行的卷积运算的尺寸、需要执行卷积的输入特征图的尺寸,确定卷积计算过程所需的周期数;4)在卷积计算过程中的各个周期,将相应的输入特征图的数值载入到所述m2个5*5的卷积计算单元中,所述输入特征图的数值在所述m2个5*5的卷积计算单元中的分布与所述卷积核的数值在所述m2个5*5的卷积计算单元中的分布保持一致;控制载入了卷积核以及输入特征图的数值的所述m2个5*5的卷积计算单元分别执行与所述周期数对应的卷积计算。

    用于神经网络的处理系统和处理方法

    公开(公告)号:CN107818367B

    公开(公告)日:2020-12-29

    申请号:CN201711041164.9

    申请日:2017-10-30

    Abstract: 本发明提供了一种神经网络处理系统。该处理系统包括:计算阵列,用于执行神经元和权值的乘法和累加操作;控制单元,用于控制所述计算阵列的数据传递和加载,其中,所述计算阵列包括:至少一个列处理单元,由多个乘法单元构成,并用于执行神经元和权值的乘法运算,以输出乘积结果;至少一个列累加单元,与所述列处理单元相连,并用于对所述列处理单元的多个乘积结果进行累加;至少一个列暂存单元,与所述列累加单元相连,并用于存储所述列累加单元的计算结果。利用本发明的处理系统,在计算过程中能够实现神经元循环使用,从而提高了计算效率和资源利用率。

    一种兼容型神经网络加速器及数据处理方法

    公开(公告)号:CN108734270B

    公开(公告)日:2020-11-10

    申请号:CN201810244109.8

    申请日:2018-03-23

    Abstract: 本发明涉及一种兼容型神经网络加速器,包括存储单元,用于存储神经元数据、权值数据及控制指令并输出;矩阵运算单元,用于根据所述控制指令从所述存储单元接收数据并针对所述接收的数据执行矩阵运算并输出运算结果;模式运算单元,包括多个功能模块,所述功能模块可用于从所述矩阵运算单元和/所述激活单元和/或所述存储单元或接收数据,并根据所述控制指令针对所述接收的数据执行与网络对应的特定运算并输出运算结果;激活单元,用于从所述模式运算单元和/或所述存储单元接收数据,并针对所述接收的数据执行激活操作并输出激活结果。

    用于卷积神经网络的混合立方体存储系统及加速计算方法

    公开(公告)号:CN107301455B

    公开(公告)日:2020-11-03

    申请号:CN201710311909.2

    申请日:2017-05-05

    Inventor: 韩银和 翁凯衡

    Abstract: 本发明提供一种混合内存立方体存储系统,包括混合立方体和设置在所述混合立方体的电路逻辑层上的计算控制器、乘加加速器及缓存。其中计算控制器响应于接收的要进行乘加计算的指令,通过所述混合立方体的内存控制器读取要进行计算的数据存入至缓存中,并指示乘加加速器进行计算;该乘加加速器用于响应于来自所述计算控制器的指令,读取缓存中的数据来并行地进行多路乘加计算并将计算结果写入至缓存。这样,在卷积神经网络计算时大量的并行计算及其涉及的频繁访存操作都可以该混合内存立方体内部完成,充分利用了混合内存立方体内部极高的内存带宽和低访问延迟,加快了计算速度,使得卷积神经网络整体的计算效率得到了提升。

Patent Agency Ranking