-
公开(公告)号：CN1487407A
公开(公告)日：2004-04-07
申请号：CN03155044.4
申请日：2003-08-26
Applicant: 中国科学院计算技术研究所
Abstract: 本发明涉及微处理器体系结构技术领域，为当代微处理器加快浮点除法部件的计算速度同时降低该部件功耗提供了一种新型的处理方法。该方法对使用SRT算法的浮点除法部件来说，在执行浮点除法循环计算过程中，如果发现部分余数为零，则立即停止循环；然后直接给出最后商同时判断出该商为浮点除法的精确结果。在循环计算过程中，为了得到每次循环后的商值，采用从高位到低位形成商的方法。从而达到减小循环次数，加快浮点除法速度同时降低功耗的目的。
-
公开(公告)号：CN1420441A
公开(公告)日：2003-05-28
申请号：CN01135046.6
申请日：2001-11-16
Applicant: 中国科学院计算技术研究所
Abstract: 一种硬件支持的攻击防范方法，包括步骤：CPU在存储管理部件中提供硬件支持，控制某个地址是否可执行；操作系统提供一个设置可执行地址限制范围的系统调用接口，供应用程序控制自己的可执行地址范围；操作系统提供一个系统程序，给二进制程序直接提供可执行地址限制，避免修改源代码和重新编译。在本发明中，CPU在存储管理部件提供控制进程虚地址可执行权限的能力；操作系统利用这种能力，实现对进程可执行地址范围的控制；操作系统提供系统调用接口，供应用程序控制自己的可执行地址范围；操作系统还提供一个系统程序，它可以直接限制二进制程序运行时的可执行地址范围。既增大了能够防范的攻击的范围，又较好地解决了应用兼容性问题。
-
公开(公告)号：CN1410886A
公开(公告)日：2003-04-16
申请号：CN01141497.9
申请日：2001-09-27
Applicant: 中国科学院计算技术研究所
IPC: G06F9/38
Abstract: 一种指令流水线中实现访存精确例外的处理方法，包括步骤：当确认存数指令前面的指令不会发生例外后；操作队列向访存队列发出允许存储的有效信号；访存队列在存数信号有效时执行。在本发明基于的流水线中，和其它大部分处理器一样，指令有序发射，有序结束，所有改变寄存器值的指令都在结束阶段结束。这种流水线结构自然地保证了精确的寄存器现场，从而实现了除访存指令(能改变存储器现场的指令)的所有精确例外。而在实现访存精确例外时，本发明的处理器中，采用了一种新型的机制使得处理器的设计结构简单，在降低硬件复杂度的同时提高处理器的性能。
-
公开(公告)号：CN103365731A
公开(公告)日：2013-10-23
申请号：CN201310267669.2
申请日：2013-06-28
Applicant: 中国科学院计算技术研究所
IPC: G06F11/00
Abstract: 本发明公开了一种降低处理器软错误率的方法和系统。包括：预测模型构建步骤，使用机器学习的方法构建预测模型，来预测可以低开销地降低处理器软错误率的处理器最佳配置；识别程序片段步骤，在程序运行过程中，将程序分成若干连续的程序片段；统计特征获取步骤，在程序片段初始运行的一小段时间内，获取程序片段的统计特征；最佳配置预测步骤，将获取的统计特征输入预测模型，预测出程序片段相应的处理器最佳配置作为预测结果；调节步骤，根据预测结果，调节处理器部件配置，从而在保持或者提高性能功耗比的情况下，降低处理器的软错误率。本发明通过动态调节处理器部件配置，实现低开销地降低处理器软错误率的目的。
-
公开(公告)号：CN1410884B
公开(公告)日：2010-04-14
申请号：CN01141496.0
申请日：2001-09-27
Applicant: 中国科学院计算技术研究所
IPC: G06F9/30
Abstract: 一种与例外处理结合的猜测执行指令取消装置包括：通用寄存器及其映射表、浮点寄存器及其映射表，还包括执行转移指令的部件，其根据转移条件进行判断，并将结果写回到操作队列。本发明采用的中断处理具有精确性，保证了现场恢复的精确性；同时因为将分支错误与中断处理结合起来，又减少了逻辑的复杂度，更利于实现和提高主频。与其它处理器的指令取消机制比起来，本发明具有结构简单现场精确的特点。
-
Patent Agency Ranking
公开(公告)号：CN101566669A
公开(公告)日：2009-10-28
申请号：CN200810104816.3
申请日：2008-04-24
Applicant: 中国科学院计算技术研究所
IPC: G01R31/3185
Abstract: 本发明公开了一种半导体集成电路装置及其可靠性测试装置和测试方法。该电路装置包括一个二选一电路模块，三个触发器以及一个表决器。其在实现存储节点三模冗余的同时实现了扫描触发器的功能，以简单的数字逻辑电路和较小的代价，提高半导体集成电路芯片的可靠性和可测性。
-
公开(公告)号：CN100517181C
公开(公告)日：2009-07-22
申请号：CN200710120376.6
申请日：2007-08-16
Applicant: 中国科学院计算技术研究所
IPC: G06F1/32
Abstract: 本发明公开了一种处理器及其降频装置和方法。该降频装置包括一多位状态转换机，一多路选择器，一降频系数寄存器，以及一门控时钟电路。该降频装置接收原始时钟并实时读取降频系数寄存器的值，通过对原始时钟进行门控处理，从而完成对原始时钟的降频功能。采用本发明的处理器时钟降频装置和方法可以以简单的数字逻辑电路和很小的代价实现处理器核的动态降频功能，并且降频效果具有间隔粒度小，实时性高的特点，从而非常适合在各种通用处理器、嵌入式处理器以及SOC中进行应用，达到降低处理器平均运行功耗，节省电能的目的。
-
公开(公告)号：CN100447737C
公开(公告)日：2008-12-31
申请号：CN01141497.9
申请日：2001-09-27
Applicant: 中国科学院计算技术研究所
IPC: G06F9/38
Abstract: 一种指令流水线中实现访存精确例外的处理方法，包括步骤：当确认存数指令前面的指令不会发生例外后；操作队列向访存队列发出允许存储的有效信号；访存队列在存数信号有效时执行。在本发明基于的流水线中，和其它大部分处理器一样，指令有序发射，有序结束，所有改变寄存器值的指令都在结束阶段结束。这种流水线结构自然地保证了精确的寄存器现场，从而实现了除访存指令(能改变存储器现场的指令)的所有精确例外。而在实现访存精确例外时，本发明的处理器中，采用了一种新型的机制使得处理器的设计结构简单，在降低硬件复杂度的同时提高处理器的性能。
-
公开(公告)号：CN101256504A
公开(公告)日：2008-09-03
申请号：CN200810102086.3
申请日：2008-03-17
Applicant: 中国科学院计算技术研究所
CPC classification number: G06F9/30174 , G06F9/30076 , G06F9/30094 , G06F9/30185
Abstract: 本发明公开了一种支持X86虚拟机的RISC处理器装置及方法。该RISC处理器，包括指令模块包括扩展指令模块，用于存储支持X86虚拟机的虚拟机指令集；译码器，用于在虚拟机指令集指令译码过程中，区分出指令的虚拟机指令集模式，将指令按照所区分的虚拟机指令集模式，进行译码后输出给定点运算部件或者浮点运算部件；定点运算部件用于根据译码器的输出，对虚拟机指令集的定点指令进行处理，输出执行的结果；浮点运算部件用于根据译码器的输出，对虚拟机指令集的浮点指令进行处理，输出执行结果。其提高RISC处理器运行虚拟机的性能。
-
公开(公告)号：CN101135929A
公开(公告)日：2008-03-05
申请号：CN200710175336.1
申请日：2007-09-28
Applicant: 中国科学院计算技术研究所
IPC: G06F1/32 , G06F1/04 , G06F15/163
CPC classification number: G06F1/3203 , G06F1/12 , G06F1/324 , Y02D10/126
Abstract: 本发明公开了一种多核处理器及其变频装置和核间同步通信方法。多核处理器中每个处理器核包括一变频装置，该装置包括一多位状态转换机，一多路选择器，一变频系数寄存器，一多输入或门，以及一门控时钟电路。在工作时，公共原始时钟送入每个处理器核的变频装置，变频装置实时读取相应处理器核的变频系数寄存器的值以及来自其它处理器核的数据发送有效信号，通过对公共原始时钟进行门控处理，从而完成处理器核的变频功能。其实现多核处理器动态变频功能，每个处理器核可以进行独立的变频系数控制，并且处理器核之间可以保持高效的同步通信，在多核处理器中的不同处理器核上或者SOC中的不同IP模块上，达到降低处理器整体运行功耗，节省电能的目的。
-
-
-
-
-
-
-
-
-
Search Results
79
records
(took 0.029 seconds)
