-
公开(公告)号：CN118584277A
公开(公告)日：2024-09-03
申请号：CN202310217107.0
申请日：2023-03-02
Applicant: 中国科学院微电子研究所
IPC: G01R31/26
Abstract: 本发明提供一种氮化镓功率器件动态特性测试方法，方法包括：氮化镓器件在直流应力模式、连续硬开关应力模式和关断恢复模式中的一个模式的工作过程中或者两个以上模式的联动工作过程中，对氮化镓器件的电流和电压进行采集；其中，直流应力模式包括对氮化镓器件施加直流的第一电压，并依据第一预定时间对氮化镓器件栅极施加单个脉冲；连续硬开关应力模式包括对氮化镓器件施加直流的第一电压，并对氮化镓器件栅极施加连续的多个脉冲；关断恢复模式包括将氮化镓器件关断，依据第二预定时间对氮化镓器件施加直流的第二电压并对氮化镓器件施加单个脉冲。本发明能够通过多种工作模式的测试，确定连续硬开关应力和关断应力对氮化镓器件的动态特性的贡献度。
-
公开(公告)号：CN114628513B
公开(公告)日：2022-08-26
申请号：CN202111301490.5
申请日：2021-11-04
Applicant: 中国科学院微电子研究所
IPC: H01L29/778 , H01L21/335
Abstract: 本发明涉及一种基于介质图形化技术的氮化镓器件及其制备方法，属于氮化镓半导体领域，解决现有氮化镓器件制备复杂、成本高问题。氮化镓器件包括：基质层、(Al,In)GaN/GaN异质结沟外延材料层、源电极、漏电极和栅电极，(Al,In)GaN/GaN异质结沟外延材料层覆盖在基质层上面，源电极和漏电极分别设置在(Al,In)GaN/GaN异质结沟外延材料层两端，栅电极设置在源电极和漏电极之间，源电极和栅电极之间的(Al,In)GaN/GaN异质结沟外延材料层表面设置有LPCVD‑氮化硅材料层，漏电极和栅电极之间的至少部分(Al,In)GaN/GaN异质结沟外延材料层表面设置有非LPCVD工艺生长的钝化层。该氮化镓器件制备简单，能提升氮化镓电子器件在大信号和大功率工作状态下线性度。
-
公开(公告)号：CN118519000A
公开(公告)日：2024-08-20
申请号：CN202310139181.5
申请日：2023-02-20
Applicant: 中国科学院微电子研究所
IPC: G01R31/26
Abstract: 本发明提供了一种功率器件动态特性的测试电路及测试方法，该测试电路包括待测功率器件、与所述待测功率器件电连接的负载，还包括与待测功率器件的栅极电连接的栅控电路、以及与待测功率器件和负载电连接的多脉冲测试电源。其中，在多脉冲测试电源输出第一电压时，栅控电路控制栅极开启或关断，以对待测功率器件进行多脉冲测试；在多脉冲测试电源切换为输出比第一电压低的第二电压时，栅控电路逐次给栅极施加不同值的栅控电压，以测试待测功率器件栅极的阈值电压。在功率器件的阈值电压没有恢复的情况下，能够实时获得功率器件在实际电路多脉冲测试工作中的动态阈值阈值变化。
-
公开(公告)号：CN118483539A
公开(公告)日：2024-08-13
申请号：CN202310140403.5
申请日：2023-02-13
Applicant: 中国科学院微电子研究所
Abstract: 本发明提供一种GaN器件动态特性的测试方法及装置，所述装置包括：多脉冲测试电路、高低压切换电路、高压电源设备和低压电源设备，高低压切换电路与多脉冲测试电路连接，用于将多脉冲测试电路的负载电压在高电压和低电压之间快速自动切换。本发明能够更准确的评估电压应力对GaN动态特性影响。
-
Patent Agency Ranking
公开(公告)号：CN118431275A
公开(公告)日：2024-08-02
申请号：CN202310108978.9
申请日：2023-01-31
Applicant: 中国科学院微电子研究所
IPC: H01L29/778 , H01L29/06 , H01L29/45 , H01L29/47 , H01L21/335
Abstract: 本发明提供了一种HEMT功率器件结构及其制备方法，该HEMT功率器件结构通过在PGaN帽层上形成有呈P型掺杂的GaN鳍结构，且栅极与PGaN帽层接触的界面为肖特基接触，栅极与GaN鳍结构接触的界面中至少包含欧姆接触。即栅极的界面不仅存在肖特基接触，还存在欧姆接触，从而能够结合肖特基接触PGaN栅器件栅漏电低、以及欧姆接触PGaN栅(GIT)器件阈值稳定的优势。通过本发明，解决了传统肖特基接触P‑GaN栅中，PGaN层电位相对浮动导致阈值不稳定的问题，在实现增强型HEMT功率器件的同时，极大程度提升了PGaN栅增强型HEMT功率器件的栅极可靠性。
-
公开(公告)号：CN117542875A
公开(公告)日：2024-02-09
申请号：CN202210915204.2
申请日：2022-08-01
Applicant: 中国科学院微电子研究所
IPC: H01L29/06 , H01L29/778 , H01L21/335
Abstract: 本发明提供一种氮化镓基增强型射频器件及其制备方法，包括：衬底；缓冲层，形成在所述衬底层上表面；势垒层，形成在所述缓冲层的上表面；钝化层，设置在所述势垒层的部分上表面；源/漏欧姆接触，设置在所述势垒层未被所述钝化层覆盖的上表面；T型栅，设置在所述源/漏欧姆接触之间，所述T型栅设置在所述势垒层未被所述钝化层覆盖的上表面，所述T型栅的栅脚与所述钝化层间隔设置；复合层，设置在所述T型栅的栅脚与所述钝化层的间隔区域及T型栅与源漏间的有源区区域，所述复合层包括在所述钝化层上表面依次叠层设置的氮化铝膜层和氮化硅膜层。本发明提供的氮化镓基增强型射频器件及其制备方法，能够恢复栅脚两侧未被钝化层覆盖的裸漏区域的二维电子气，保证器件具有良好的功率射频特性。
-
公开(公告)号：CN117238945A
公开(公告)日：2023-12-15
申请号：CN202210628483.4
申请日：2022-06-06
Applicant: 中国科学院微电子研究所
IPC: H01L29/06 , H01L29/20 , H01L29/207 , H01L29/778 , H01L21/335
Abstract: 本发明提供一种横向氮化镓基功率器件及其制备方法，功率器件包括：形成于衬底上依次层叠的氮化铝成核层、氮化镓缓冲层以及碳掺杂氮化镓绝缘层，其中碳掺杂氮化镓绝缘层具有多个沟槽，利用纵向结构，增加栅漏距离提高耐压；形成于碳掺杂氮化镓绝缘层表面的铝镓氮/氮化镓异质结；形成于铝镓氮/氮化镓异质结表面的源极、漏极和栅极，多个沟槽位于栅极和漏极之间耐压区，且在介于栅极和漏极之间耐压区的铝镓氮/氮化镓异质结部分表面覆盖有辅助耗尽层；以及，形成于任意相邻两个沟槽之间凸起部上方的辅助耗尽层表面的重掺杂P型氮化镓层，重掺杂P型氮化镓层通过连接结构跨过栅极与源极形成连接。
-
公开(公告)号：CN115939200A
公开(公告)日：2023-04-07
申请号：CN202110893839.2
申请日：2021-08-04
Applicant: 中国科学院微电子研究所
IPC: H01L29/778 , H01L29/06
Abstract: 本公开提供了一种GaN基增强型功率晶体管，包括：衬底；缓冲层，形成于衬底之上；薄势垒层，形成于缓冲层之上，与缓冲层形成异质结；盖帽层，形成于薄势垒层之上；钝化层，形成于薄势垒层之上，用于恢复栅极区域之外的异质结中的二维电子气；源极和漏极分别形成于缓冲层的未设置有钝化层、薄势垒层和盖帽层的两端表面之上；栅极，形成于盖帽层之上。本公开利用薄势垒层异质结实现栅下二维电子气的本征耗尽，利用盖帽层与薄势垒层的负极化电荷进一步耗尽栅下异质结沟道中的二维电子气，从而实现高阈值的GaN基增强型功率晶体管，显著改善了P型栅极GaN基增强型功率晶体管的阈值稳定性。
-
公开(公告)号：CN115763250A
公开(公告)日：2023-03-07
申请号：CN202111035455.3
申请日：2021-09-03
Applicant: 捷捷半导体有限公司 , 中国科学院微电子研究所
IPC: H01L21/335 , H01L29/778
Abstract: 本发明提供一种GaN基增强型功率晶体管的制备方法，包括：在衬底上依次制备(In，Ga)N缓冲层，Al(In，Ga)N薄势垒层，非掺杂(In，Ga)N盖帽层；刻蚀非栅极区域的非掺杂(In，Ga)N盖帽层，使得非栅极区域的Al(In，Ga)N薄势垒层暴露；在刻蚀完成的非掺杂(In，Ga)N盖帽层及暴露出的Al(In，Ga)N薄势垒层表面沉积钝化层；制作源极和漏极的欧姆接触；制作器件隔离；制作栅极金属。本发明对非掺杂(In，Ga)N盖帽层构成的异质结构全部或部分刻蚀，在栅极区域形成非掺杂(In，Ga)N盖帽层，结合盖帽层的反极化效应和薄势垒异质结构Al(In，Ga)N/(In，Ga)N的本征增强型特性实现高阈值GaN基增强型HEMT，有效避免了传统P型栅极GaN盖帽层制造工艺中存在的P型重掺杂和空穴注入不充分问题，显著提高了P型栅增强型HEMT的阈值稳定性。
-
-
-
-
-
-
-
-
Search Results
19
records
(took 0.027 seconds)
