-
公开(公告)号：CN109518277B
公开(公告)日：2020-09-11
申请号：CN201811309945.6
申请日：2018-11-05
Applicant: 中国科学院半导体研究所
Abstract: 本发明提供了一种采用熔融碱液对碳化硅表面进行区域腐蚀的方法，包括：步骤A：取一碳化硅晶片并清洗干净；步骤B：将碱涂布在碳化硅晶片指定区域；步骤C：在热板上将碳化硅晶片加热至第一温度并保温至指定时间，清洗残碱和反应物；步骤D：完成碳化硅晶片区域腐蚀。本发明避免了传统方法设备庞大，操作繁杂的劣势，并可以针对指定区域进行腐蚀观测，具有简便易行，容易推广等优点。
-
公开(公告)号：CN106876255B
公开(公告)日：2019-09-24
申请号：CN201710076020.0
申请日：2017-02-10
Applicant: 中国科学院半导体研究所
IPC: H01L21/04 , H01L29/06 , H01L29/423 , H01L29/78
Abstract: 本发明提供了一种碳化硅半导体器件，可应用于高压领域，由多个元胞并联形成，各元胞结构包括：p+衬底；外延层，位于所述衬底之上；两个离子注入的n势垒区，分别叠置于所述外延层上两侧；两个离子注入的p+屏蔽区，分别叠置在各所述n势垒区之上；两个p+基区，分别与各所述p+屏蔽区相邻；两个n+源区，分别叠置在各所述p+基区之上，且与所述p+基区相邻；集电极层，位于所述衬底之下；两个发射极，分别位于各所述p+基区和各n+源区之上；栅氧化层，位于所述两个n+源区之上；栅电极，位于所述栅氧化层之上。此外，本发明还提供了一种碳化硅半导体器件的制备方法，通过离子注入，在器件内部形成空穴势垒，提高发射极注入比，大幅提高器件导通性能。
-
公开(公告)号：CN106449757B
公开(公告)日：2019-07-05
申请号：CN201610859254.8
申请日：2016-09-28
Applicant: 中国科学院半导体研究所
Abstract: 本发明公开了一种具有p型埋层和沟槽底部n型掺杂的SiC基UMOSFET的制备方法，其特征在于，在n‑漂移层(3)上外延生长形成p型埋层(4)，在p型埋层(4)上外延生长形成n‑漂移层(30)，在n‑漂移层(30)上外延生长形成p型基区层(5)；在主沟槽(7)底部形成n型掺杂层(900)。在反向阻断状态下，有效降低栅氧化层(10)的电场；且由于p型埋层(4)和n型掺杂层(900)的屏蔽作用，p型基区层(5)的厚度大大降低，沟道降低至0.5um以下，提升通态性能。该种SiC基UMOSFET具有较高的巴俐加优值和较低的开关损耗。本发明还提供了一种SiC基UMOSFET的结构。
-
公开(公告)号：CN104979195B
公开(公告)日：2018-04-27
申请号：CN201510416658.5
申请日：2015-07-15
Applicant: 中国科学院半导体研究所
IPC: H01L21/335
Abstract: 一种基于SiC材料的HEMT器件的制备方法，包括：清洗SiC衬底；将AlN薄膜淀积到SiC衬底上；将AlxGa1‑xN薄膜淀积到AlN薄膜上；将GaN薄膜淀积到AlxGa1‑xN薄膜上；对所述的AlN薄膜、AlxGa1‑xN薄膜、GaN薄膜的两侧进行ICP干法刻蚀，形成台面；在台面上制作Ti/Al/Ni/Au的4层金属，退火，形成基片；在基片上面淀积第一Si3N4钝化层；光刻蚀出窗口，在窗口内淀积栅金属电极；在第一Si3N4钝化层和栅金属电极上再次淀积第二Si3N4钝化层；刻蚀掉Ti/Al/Ni/Au的4层金属和栅金属电极上的第一Si3N4钝化层和第二Si3N4钝化层，互连金属完成器件制备。本发明具有高介电常数、高自发极化、高临界电场和晶格匹配的异质材料。
-
公开(公告)号：CN107768238A
公开(公告)日：2018-03-06
申请号：CN201710914652.X
申请日：2017-09-29
Applicant: 中国科学院半导体研究所
IPC: H01L21/205
CPC classification number: H01L21/02378 , H01L21/02529 , H01L21/02576 , H01L21/02579 , H01L21/0262
Abstract: 本公开提供了一种格栅调谐外延生长碳化硅薄膜的方法，包括：利用第一格栅贴紧碳化硅衬底的外延晶面，在未被第一格栅的栅条遮蔽的区域外延生长具有第一掺杂类型的第一外延结构；去除第一格栅，利用第二格栅遮蔽碳化硅衬底的外延晶面，在未被第二格栅的栅条遮蔽的区域外延生长具有第二掺杂类型的第二外延结构；其中，第二格栅的栅条和空格条的排布与第一格栅的栅条和空格条的排布互补，空格条可以流通生长气体，栅条不可以流通生长气体。本公开采用格栅做硬掩膜，限制生长气体在格栅的空格条区域与衬底表面接触并进行外延生长以制备掺杂区域，提高生长时间可以制备厚掺杂层；二次采用格栅调谐外延异质掺杂层后，即可制备高深宽比的掺杂区域。
-
Patent Agency Ranking
公开(公告)号：CN104514034B
公开(公告)日：2017-10-27
申请号：CN201510008972.X
申请日：2015-01-08
Applicant: 中国科学院半导体研究所
Abstract: 本发明一种用于碳化硅生长的高温装置及方法，该装置包括：一外壳，为筒形结构；一生长室，为筒形结构，其位于外壳的中间；一出气管，其固定在生长室的顶部；一温度探测器，其固定在生长室的顶部；一生长源进气管，其位于生长室内的侧壁，且通向生长室的底部；一可旋转载盘，其从上至下通过一轴杆连接至生长室的中间部位；一匀气盘，其固定在生长室的底部；一加热器，其位于生长室的下面，在外壳内，该加热器与生长室之间形成一燃烧室；一保温层，其围绕在生长室的外侧；一排烟管，其一端固定于保温层上与燃烧室相通，另一端经外壳通往室外。本发明可以避免巨大的电力消耗，又可以提高生产效率、降低能耗。
-
公开(公告)号：CN119008694A
公开(公告)日：2024-11-22
申请号：CN202411007660.2
申请日：2024-07-25
Applicant: 北京智芯微电子科技有限公司 , 中国科学院半导体研究所 , 国网重庆市电力公司营销服务中心 , 国家电网有限公司
IPC: H01L29/78 , H01L29/06 , H01L23/31 , H01L21/336
Abstract: 本发明涉及半导体领域，提供一种宽禁带MOSFET器件及制造方法。所述宽禁带MOSFET器件包括：碳化硅衬底、碳化硅漂移区、沟道区、源区、栅极结构、漏极以及第一保护层，碳化硅漂移区形成于碳化硅衬底的表面，沟道区及源区形成于碳化硅漂移区的表面；第一保护层包括两个倾斜结构，两个倾斜结构分别位于碳化硅漂移区的两侧；所述倾斜结构包括倾斜部和水平部，倾斜部与源区和碳化硅漂移区的侧壁相接，水平部延伸至碳化硅漂移区的底部，倾斜部相较于水平部的倾斜角度为钝角。本发明的第一保护区为斜角形态，保护区的边界更平缓、圆滑，更容易实现碳化硅漂移区内的横向耗尽，不容易被击穿，可提高器件的耐压性能。
-
公开(公告)号：CN117878153A
公开(公告)日：2024-04-12
申请号：CN202311662322.8
申请日：2023-12-06
Applicant: 中国科学院半导体研究所
IPC: H01L29/78 , H01L29/06 , H01L29/40 , H01L21/336
Abstract: 本公开提供了一种阶梯型场效应晶体管器件及其制备方法，其中阶梯型场效应晶体管器件包括：半导体基片；有源区，设置于基片中，有源区包括：屏蔽层、传输层、导电层、阶梯型掺杂区，其中，屏蔽层包括第一屏蔽部和第二屏蔽部，第一屏蔽部和第二屏蔽部呈阶梯排列，第一屏蔽部和第二屏蔽部之间具有间隙结构；阶梯型结型场效应晶体管区，设置于基片顶部；栅电极接触，覆盖于传输层上方，以构建传输层和导电层之间的电荷输运沟道；介质层；欧姆接触；以及源区金属层。
-
公开(公告)号：CN117673156A
公开(公告)日：2024-03-08
申请号：CN202311638697.0
申请日：2023-12-01
Applicant: 中国科学院半导体研究所
IPC: H01L29/78 , H01L29/423 , H01L29/06 , H01L23/552 , H01L21/336
Abstract: 本公开提供了一种基于三栅结构的场效应晶体管器件及其制备方法，其中，基于三栅结构的场效应晶体管器件，包括：半导体基片，自下而上依次包括衬底、缓冲层、漂移层；钝化层；欧姆接触；源区金属层；其中，漂移层中设置有屏蔽层、传输层、掺杂层、导电层和基区层；漂移层的顶部具有沟槽栅结构，沟槽栅结构的底部与屏蔽层之间具有第一间隙，形成第一沟道；传输层包括第一传输部和第二传输部，第一传输部与第二传输部之间为沟槽栅结构；沟槽栅结构的一侧与第一传输部之间具有第二间隙，形成第二沟道；沟槽栅结构的另一侧与第二传输部接触，形成第三沟道。
-
公开(公告)号：CN117552102A
公开(公告)日：2024-02-13
申请号：CN202311376611.1
申请日：2023-10-23
Applicant: 中国科学院半导体研究所
Abstract: 本发明提供了一种碳化硅外延生长方法，应用于半导体技术领域，该方法包括：S1，在该碳化硅外延反应室中加入碳源和硅源，在预设反应条件下生成碳化硅晶体；S2，在该碳化硅外延反应室中加入混合气体，该混合气体包括活性气体和惰性气体；S3，在该碳化硅外延反应室中加入掺杂源，以控制该碳化硅晶体的电学性能；S4，对该碳化硅薄膜的生长条件进行优化，使该碳化硅晶体生长到预设的尺寸和厚度；S5，采用表面修饰技术，去除该碳化硅晶体表面的缺陷和污染。本发明提供了一种碳化硅外延，可以有效地降低碳化硅外延的缺陷密度，提高碳化硅晶体的质量和稳定性，从而提高碳化硅器件的性能和可靠性。
-
-
-
-
-
-
-
-
-
Search Results
45
records
(took 0.026 seconds)
