-
公开(公告)号：CN106410773A
公开(公告)日：2017-02-15
申请号：CN201610846364.0
申请日：2016-09-23
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H02H9/04
CPC classification number: H02H9/047
Abstract: 本发明提供增强型堆叠式ESD电路及混合电压输入输出接口电路，所述ESD电路在传统堆叠电路的基础上增加了偏置电压传输电路和高压传输电路；偏置电压传输电路，分别与分压电路及反相器电路连接，用于实现当内部ESD总线的电压为正常上电脉冲时，偏置电压传输电路开启，将分压电路的输出电压传输到反相器电路；高压传输电路，分别与内部ESD总线及泄放电路连接，用于实现当内部ESD总线的电压为高压瞬态脉冲时，高压传输电路开启，并将高压瞬态脉冲产生的高压信号传输到泄放电路，增大ESD电路的电流泄放能力。通过本发明的增强型堆叠式ESD电路及混合电压输入输出接口电路，解决了传统堆叠式ESD电路存在泄放电流能力弱的问题。
-
公开(公告)号：CN106356090A
公开(公告)日：2017-01-25
申请号：CN201610744117.X
申请日：2016-08-26
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: G11C13/00
CPC classification number: G11C13/004 , G11C2013/0042
Abstract: 本发明提供一种相变存储器读出电路及其数据读取方法，所述相变存储器读出电路至少包括：预充电电压产生模块，用于预设并产生一预充电电压；控制模块，用于在接收到外部读使能信号后，产生预充电信号；预充电模块，分别与m条所述本地位线、所述预充电电压产生模块和所述控制模块连接，用于根据所述预充电信号进行预充电，将m条所述本地位线同时充电到所述预充电电压，并在所述预充电信号结束后，停止预充电；灵敏放大器模块，与所述读位线连接，用于在停止预充电后，读取所述被选中的相变存储单元中存储的数据。本发明可以达到相对较小的随机读取时间，同时也兼顾了读取的正确性和读裕度。
-
公开(公告)号：CN104715792A
公开(公告)日：2015-06-17
申请号：CN201310674694.2
申请日：2013-12-11
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: G11C11/56
CPC classification number: G11C13/0004 , G11C13/0069 , G11C13/0097
Abstract: 本发明提供一种具有初始化功能的相变存储器写擦电路，所述相变存储器写擦电路至少包括：初始化控制电路，与电源连接，用于接入内部电路上电复位信号及外部信号并发出初始化复位信号；初始化电路，包括原始电流源；所述初始化电路与所述电源及所述初始化控制电路连接，并在所述初始化复位信号的控制下发出复位电流脉冲使相变存储单元初始化；写擦控制电路，包括写擦控制信号产生电路及与所述写擦控制信号产生电路相连的写擦操作电路；所述写擦操作电路连接于所述电源及所述相变存储单元之间。本发明可以提高相变存储器的位合格率，同时还具有快速写擦功能。
-
公开(公告)号：CN104616690A
公开(公告)日：2015-05-13
申请号：CN201410837990.4
申请日：2014-12-24
Applicant: 中国科学院上海微系统与信息技术研究所
Abstract: 本发明提供一种基于二极管选通的相变存储器读出电路及读出方法，其中，所述基于二极管选通的相变存储器读出电路至少包括：偏置电路，用于提供恒定电流，以产生偏置电压；读电流限流电路，用于根据所述偏置电压对流过需要读数据位上的相变存储单元的读电流进行限流；基准电流限流电路，用于提供基准电流，并根据所述偏置电压对所述基准电流进行限流；比较电路，用于将限流后的读电流和限流后的基准电流进行比较，并根据比较结果读取所述需要读数据位上的相变存储单元所存储的数据。本发明的基于二极管选通的相变存储器读出电路，能够适应相变存储器制备工艺中的偏差，使相变存储器具有良好的产品一致性，同时减小了数据读取难度和读错概率。
-
公开(公告)号：CN102831931B
公开(公告)日：2015-04-08
申请号：CN201110164882.1
申请日：2011-06-17
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: G11C14/00
Abstract: 本发明提供一种具有掉电数据保持功能的触发器，应用于集成电路系统中，其至少包括：具有数据输出端及数据恢复置位端的双置位端触发单元；用于根据电源电压发出掉电或上电置位信号的电源监测单元；用以生成set或reset信号的信号生成单元；以及相变存储单元，该相变存储单元在掉电时写入与所述set或reset信号相对应的数据至所述存储器中，在上电时，自所述存储器中读出存储的数据并输出给所述双置位端触发单元的数据恢复置位端，以使所述双置位端触发单元恢复掉电数据，藉此发明以实现数据保持所需的操作时间在纳秒量级以及可长时间保持的目的，进而降低高速掉电数据保护电路设计的成本。
-
Patent Agency Ranking
公开(公告)号：CN103929048A
公开(公告)日：2014-07-16
申请号：CN201410177999.7
申请日：2014-04-29
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H02M1/00 , G01R19/175
Abstract: 本发明提供一种开关电源的过零检测电路，至少包括电压输入模块；连接于所述电压输入模块的电压输出模块；通过充放电控制输出电压的电感；控制电感充放电的开关管；将电感与开关管的漏极之间的谐振信号耦合到开关管栅极的耦合电路；用于取出与所述耦合电路输出信号的负电压呈正比的电流并转化为电压输出的谐振取样模块；根据所述谐振取样模块输出的电压产生控制信号的比较控制模块以及产生所述开关管门电压的控制驱动模块。本发明的开关电源的过零检测电路可以大幅度减小脉宽调制电源芯片的面积，提升产品竞争力。
-
公开(公告)号：CN102280994A
公开(公告)日：2011-12-14
申请号：CN201010198187.2
申请日：2010-06-11
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H02M1/36
Abstract: 本发明公开了一种利用脉频和脉宽调制的软启动电路及软启动方法，该电路包括脉宽调制电流源电路，脉频调制电流源电路，振荡器电路，时序控制电路，采样反馈电路；所述脉宽调制电流源电路用以控制所述振荡器电路输出脉冲的占空比；所述脉频调制电流源电路用以控制所述振荡器电路输出脉冲的频率；所述振荡器电路用以产生脉宽和频率都逐步扩大的脉冲，进而控制时序控制电路；所述时序控制电路用以分别调控所述脉宽调制电流源电路和脉频调制电流源电路；所述采样反馈电路用以采样系统的负载状况，进而使系统选择脉宽调制或脉频调制的工作方式。本发明既可以起到软启动的作用，又可以在系统运行中根据负载的轻重选择脉频调制或脉宽调制的工作方式。
-
公开(公告)号：CN108922574B
公开(公告)日：2020-11-13
申请号：CN201810637327.8
申请日：2018-06-20
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: G11C11/56 , G11C11/4091
Abstract: 本发明提供一种相变存储器的高速数据读出电路及读出方法，所述数据读出电路包括：钳位电路、参考读电流产生电路、目标相变存储单元、参数匹配单元、电压_电流型全差分读电路及比较电路；其中，所述钳位电路通过所述参考读电流产生电路与所述目标相变存储单元所在位线和所述参数匹配单元所在位线连接，所述参考读电流产生电路与所述钳位电路连接，所述目标相变存储单元与所述参考读电流产生电路连接，所述参数匹配单元与所述参考读电流产生电路连接，所述电压_电流型全差分读电路与所述钳位电路连接，所述比较电路与所述电压_电流型全差分读电路连接。通过本发明解决了现有相变存储器数据读出电路的数据读取速度较慢的问题。
-
公开(公告)号：CN110619908A
公开(公告)日：2019-12-27
申请号：CN201910806731.8
申请日：2019-08-28
Applicant: 中国科学院上海微系统与信息技术研究所
Abstract: 本申请实施例涉及神经网络领域。采用本发明提供的突触模块、突触阵列以及基于突触阵列的权重调节方法，通过控制突触模块中的一个开关管处于工作状态，另一个开关管处于非工作状态，进而调节突触模块中的一个忆阻器的电导，而不影响另一忆阻器的电导，实现快速调节突触权重的同时还可以减少操作过程中串扰。此外，还通过一忆阻器存储待存储数据包括的高位数据，另一忆阻器存储待存储数据包括的低位数据，扩展了忆阻器的突触分辨率。
-
公开(公告)号：CN110098832A
公开(公告)日：2019-08-06
申请号：CN201910364378.2
申请日：2019-04-30
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H03K19/0185 , H03K19/094 , H03K19/003 , H03K17/22
Abstract: 本发明提供一种超低电压启动双路输出的DCDC转换电路及其实现方法，所述DCDC转换电路包括：双路输出模块，电连接于所述双路输出模块的高压上电复位模块，电连接于所述高压上电复位模块和所述双路输出模块的功率管衬底电平选择模块，电连接于所述高压上电复位模块和所述双路输出模块的工作模式切换模块，电连接于所述工作模式切换模块的控制管衬底电平选择模块，电连接于所述双路输出模块的负载接入模块及电连接于所述双路输出模块、所述负载接入模块和所述工作模式切换模块的调制信号产生模块。通过本发明解决了现有DCDC转换电路存在的无法在低电源电压下工作、需要额外的时钟产生装置及只有一路输出的问题。
-
-
-
-
-
-
-
-
-
Search Results
67
records
(took 0.09 seconds)
