公开(公告)号：CN106130557B

公开(公告)日：2019-10-11

申请号：CN201610444100.2

申请日：2016-06-20

Applicant: 中国电子科技集团公司第二十四研究所

Inventor： 胡蓉彬 ,  王永禄 ,  胡刚毅 ,  蒋和全 ,  张正平 ,  陈光炳 ,  付东兵 ,  王育新 ,  张磊 ,  叶荣科 ,  朱璨 ,  高煜寒

IPC: H03M1/36 ,  H03M1/10

Abstract: 本发明提供一种比较器失调电压自校正电路，由于半导体工艺参数随机性引起了比较器失调电压，比较器失调电压同样具有随机性。由于比较器失调电压的随机性，在并行转换型模数转换器中并行比较器参考电压具有不确定性。在比较器失调电压严重的情况下，并行转换型模数转换器甚至会出现功能错误。本发明提出了一种比较器失调电压自校正电路，可校正比较器的随机失调电压至满足要求。因此，本发明的电路和方法消除了比较器随机失调对并行转换型模数转换器功能和性能的影响，大大提高了模数转换器特别是并行转换型模数转换器速度和性能。

公开(公告)号：CN104270124A

公开(公告)日：2015-01-07

申请号：CN201410482378.X

申请日：2014-09-19

Applicant: 中国电子科技集团公司第二十四研究所

Inventor： 胡蓉彬 ,  朱璨 ,  王永禄 ,  张正平 ,  张磊 ,  高煜寒 ,  叶荣科 ,  陈光炳 ,  王育新 ,  付东兵

IPC: H03K5/13 ,  H03M1/54

CPC classification number: H03K5/135 ,  H03K2005/00078 ,  H03K2005/00163

Abstract: 本发明提供一种基于边沿相加的时钟延迟调节电路及其集成芯片，其中，时钟延迟调节电路包括时钟延迟单元，用于对从其输入端输入的时钟信号做相等间隔延迟，以得到至少三个间隔相等时间的延迟时钟信号并予以输出；权系数单元，用于根据其输入端输入的数字码生成与延迟时钟信号个数相同的权重信号并予以输出；边沿相加单元，用于接收延迟时钟信号和权重信号，并依据权重信号将延迟时钟信号做加权求和处理后予以输出，以得到具有与延迟时钟信号个数相同的连续时钟上升沿/连续时钟下降沿的新时钟信号；另外，还可将时钟延迟调节电路做成一种集成芯片。本发明很好地解决了现有时钟延迟调节电路调节精确低而无法满足高精确分时采样要求的问题。

公开(公告)号：CN102841629B

公开(公告)日：2014-07-30

申请号：CN201210349381.5

申请日：2012-09-19

Applicant: 中国电子科技集团公司第二十四研究所

Inventor： 胡蓉彬 ,  胡刚毅 ,  付东兵 ,  王永禄 ,  张正平 ,  朱璨 ,  高煜寒 ,  张磊 ,  叶荣科

IPC: G05F3/26

CPC classification number: H03K3/01 ,  G05F3/30

Abstract: 本发明公开了一种BiCMOS电流型基准电路，包括基准核电路、启动电路和基准电流输出电路；其中基准核电路由三部分组成：电流镜电路、正温度系数电流产生电路、负温度系数电流产生电路；电流镜电路用于产生匹配的支路电流，正温度系数电流与负温度系数电流按一定的比例相加得常温下温度系数为零的基准电流；启动电路，用于上电时启动基准核电路；基准电流输出电路，用于把基准核电路产生的基准电流成比例的输出，相比传统的电压型基准电路，本发明因为采用电流传输的方法，具有不受电源网络直流压降的影响，传输损耗小，匹配性好、温度稳定性好，芯片占用面积小，开机自启动等优点，特别适用于模数/数模转换器对参考信号要求十分苛刻的场合。

公开(公告)号：CN101257306B

公开(公告)日：2010-10-06

申请号：CN200810069534.4

申请日：2008-04-02

Applicant: 中国电子科技集团公司第二十四研究所

Inventor： 张俊安 ,  高煜寒 ,  张加斌 ,  文忠锋

IPC: H03M1/10 ,  H03M1/80

Abstract: 本发明公开了一种提高12位双R-2R结构D/A转换器双极零点修调成品率的方法，在R-2R电阻网络RNET+与正基准电源+VREF之间串接一个电阻R1，在R-2R电阻网络RNET-与负基准电源-VREF之间串接一个电阻R2。采用本发明方法的12位双R-2R结构D/A转换器，只需要修调2个电阻，就可以使双极零点修调满足要求，修调成品率达到90％以上。它适用于10-12位精度的双R-2R电阻网络结构的D/A转换器领域。