-
公开(公告)号：CN109450409A
公开(公告)日：2019-03-08
申请号：CN201810885463.9
申请日：2018-08-06
Applicant: 中国电子科技集团公司第二十四研究所
Abstract: 本发明公开了一种双极时钟占空比调节系统，包括：占空比调整单元、波形整形单元及共模调整设置单元，时钟信号先被输入到所述波形整形单元进行整形，整形后的一个时钟沿直接与共模调整设置单元相连接，经过波形整形单元整形后所输出的整形时钟通过所述占空比调整单元进行占空比调整，再经过波形整形单元进行波形整形，最后将经过占空比调整的边沿输入所述共模调整设置单元，由所述共模调整设置单元完成整个占空比的组合，形成一个完成共模调整占空比可调时钟输出。本发明设计的双极时钟占空比调节系统具有结构简单，易于与双极系统相集成，同时能实现时钟占空比及输出共模的调节，具有显著的优势。
-
公开(公告)号：CN104993830B
公开(公告)日：2018-02-13
申请号：CN201510481115.1
申请日：2015-08-07
Applicant: 中国电子科技集团公司第二十四研究所
IPC: H03M1/38
Abstract: 本发明提供一种双通道时分交织结构异步逐次比较型模数转换器，包含时分交织异步逐次比较单元，该时分交织异步逐次比较单元包括采样开关S10和S20，电容阵列C1和电容阵列E1，启动单元F1、F2、…、Fn，切换开关SW1、SW2、SW3、SW4、…、SW2n‑1、SW2n，比较器A1、A2、…、An，寄存器B1、B2、…、Bn，寄存器D1、D2、…、Dn，重置单元G1和G2。本发明由于采用了双通道异步逐次比较结构，对一组比较器进行双通道复用，且采用异步逐次比较方式，减少了数字逻辑的延时，因此相比于传统的逐次比较型模数转换器，具有更快的速度，因而本发明提供的模数转换器具有高速度和低功耗的特性，特别适用于对模数转换器速度和功耗性能要求较高的场合。
-
公开(公告)号：CN118118021A
公开(公告)日：2024-05-31
申请号：CN202410300286.9
申请日：2024-03-15
Applicant: 中国电子科技集团公司第二十四研究所 , 重庆吉芯科技有限公司
Abstract: 本发明提供一种多通道模数转换系统，结合多通道时间交织模数转换器、嵌入式处理器及N个数字校正滤波器设计多通道模数转换系统，结合嵌入式处理器及N个数字校正滤波器对多通道时间交织模数转换器的误差进行灵活可调校正，校正程序可参考校正精度和校正周期等因素灵活可调，且无需改动相关硬件，只需要上位机的在线编程调试就能实现校正资源的配置调节，在实现多通道时间交织模数转换器的误差校正的同时，降低了多通道模数转换芯片的成本和开发设计周期；基于嵌入式处理器的设计，其对应的交织方式灵活可调，与此对应地，能够根据多通道模数转换系统的通道组合方式来完成后台校正逻辑资源的组合优化配置。
-
公开(公告)号：CN113872602B
公开(公告)日：2024-04-12
申请号：CN202111401177.9
申请日：2021-11-19
Applicant: 中国电子科技集团公司第二十四研究所 , 重庆吉芯科技有限公司
IPC: H03M1/12
Abstract: 本发明提出一种带缓冲器的前端采样电路，包括：采样模块、自举开关、驱动模块、缓冲模块和偏置模块；所述驱动模块包括第一连接端和第二连接端，所述采样模块包括输入端、输出端和偏移端；所述缓冲模块包括输入端、输出端和第三连接端；所述第一连接端与所述自举开关的一端连接，所述自举开关的另一端与所述采样模块的偏移端连接；所述缓冲模块的输入端对接输入信号，所述缓冲模块的输出端分别连接所述第二连接端、所述偏置模块的一端以及所述采样模块的输入端；所述第三连接端与所述第一连接端连接；所述偏置模块的另一端接地；本发明可有效提高采样网络的线性度。
-
公开(公告)号：CN117542396A
公开(公告)日：2024-02-09
申请号：CN202311502778.8
申请日：2023-11-13
Applicant: 重庆吉芯科技有限公司 , 中国电子科技集团公司第二十四研究所
Abstract: 本发明提供一种低功耗差分熔丝型存储器及模数转换器，结合锁存输出模块、差分预编程模块、差分熔丝编程模块及差分编程读取模块设计低功耗差分熔丝型存储器，通过锁存输出模块、差分熔丝编程模块及差分编程读取模块进行数据信号的写入、存储及读取，差分熔丝编程模块包括互补的第一熔丝编程单元和第二熔丝编程单元，在编程时，第一熔丝编程单元中的第一熔丝和第二熔丝编程单元中的第二熔丝中的一个被熔断、另一个未被熔断，以互补方式写入编程数据信号，后续编程数据信号以互补方式读取，并通过锁存输出模块进行比较及锁存输出，能有效纠正编程产生的误差，提升输出的编程数据信号的稳定性，且结构简单、各个模块分时工作，对应静态功耗低。
-
Patent Agency Ranking
公开(公告)号：CN106921391B
公开(公告)日：2021-01-22
申请号：CN201710119494.9
申请日：2017-03-02
Applicant: 中国电子科技集团公司第二十四研究所
Abstract: 本发明提供一种系统级误差校正SAR模拟数字转换器，包括自举采样开关、第一电容阵列、第二电容阵列、开关阵列、比较器、逐次逼近寄存器异步逻辑模块和用于根据输入的差分信号变化调整工作模式的误差校正比较器；本发明通过比较器在两种工作模式之间切换，可以根据比较器输入信号幅度的差别，使得比较器工作在不同的工作状态，优化了比较器的工作方式，提高了比较器的工作效率，使得整个SARADC的性能进一步提升，并且本发明不需要引入额外的冗余位进行误差校正，简化了设计难度，提高了整个SARADC的工作速度。
-
公开(公告)号：CN107370487B
公开(公告)日：2020-06-09
申请号：CN201710586131.6
申请日：2017-07-18
Applicant: 中国电子科技集团公司第二十四研究所
IPC: H03M1/12
Abstract: 本发明提供一种基于NMOS管的栅压自举开关电路，包括用于采样的NMOS管MN1，电压自举电路BOOST，采样开关衬底耦合电容C1，采样开关MN1衬底放电开关MN8，本发明在采样NMOS管NM1的栅极和衬底之间加入了一个耦合电容C1，在采样开关的衬底和地之间加入一个放电开关MN8，当输入信号VIN变化时，如果采样保持电路处于采样状态，放电开关NM8断开，通过自举电路模块BOOST产生的自举效果，当输入信号VIN变化时，如果采样保持电路处于保持状态，放电开关NM8导通，采样开关NM1的衬底电压被下拉到地，同时，采样开关NM1的栅极电压也被下拉到地，从而采样开关NM1断开。本发明所提出的采样保持开关及其辅助电路，和传统结构相比，线性度明显提高。
-
公开(公告)号：CN106026954B
公开(公告)日：2019-02-19
申请号：CN201610307297.5
申请日：2016-05-10
Applicant: 中国电子科技集团公司第二十四研究所
IPC: H03F3/45
Abstract: 本发明提供一种运算放大器频率补偿电路，包括增益电路、输出电路以及增益电路的尾电流源自举电路，其中增益电路的接地端分别与尾电流源自举电路的第一端和第二端连接，增益电路的输出端分别与输出电路的第一输入端、尾电流源自举电路的输入端连接，尾电流源自举电路的输出端连接偏置电压并通过第一电阻连接输出电路的第二输入端，输出电路的第二输入端通过第一电容连接增益电路的输出端。本发明基于由第一电阻和第一电容构成的RC网络，使运算放大器产生左半平面零点z，并且通过调节RC的大小，可以实现左半平面零点z和运算放大器第一非主极点的完全抵消，从而实现运算放大器的频率补偿；同时，本发明可以明显提高运算放大器的单位增益带宽。
-
公开(公告)号：CN109120257A
公开(公告)日：2019-01-01
申请号：CN201810877178.2
申请日：2018-08-03
Applicant: 中国电子科技集团公司第二十四研究所
IPC: H03K23/44
Abstract: 本发明提供一种低抖动分频时钟电路，包括：钟控信号产生电路，用于生成相位不同的时钟信号；低电平窄脉宽钟控信号产生电路，用于生成低电平窄脉宽钟控信号；高电平窄脉宽钟控信号产生电路，用于生成高电平窄脉宽钟控信号；分频时钟合成电路，用于根据所述低电平窄脉宽钟控信号和高电平窄脉宽钟控信号，生成分频时钟信号；本发明中的时钟输入端到输出端最多经过三个逻辑门的延迟，相较于传统的基于D触发器的÷2分频时钟电路经过6个或更多逻辑门的延迟，本发明经过的逻辑门更少，延迟更小，抖动更低，具有周期稳定和低抖动特性，减少上升沿和下降沿时间，有利于低抖动特性，保证触发器输出相位差固定，并且具有较强驱动能力。
-
公开(公告)号：CN105763172B
公开(公告)日：2018-07-17
申请号：CN201610076103.5
申请日：2016-02-03
Applicant: 中国电子科技集团公司第二十四研究所
CPC classification number: H03K3/012
Abstract: 本发明公开了一种高速低功耗触发器，包括控制信号生成电路、使能单元和锁存器结构，所述锁存器结构包括两输入端、两输出端、两使能端、第二使能端和接地端，所述使能单元包括两使能电路，所述控制信号生成电路的输出信号X和外部控制信号D作为第一使能电路的输入信号，所述第一使能电路的输出端与第一使能端连接，所述控制信号生成电路的输出信号X和外部控制信号D的反相信号DB作为第二使能电路的输入信号，所述第二使能电路的输出端与第二使能端连接；本发明所提出的触发器结构和传统结构相比，电路结构简单，并且锁存器的输出端寄生电容很小，提高了触发器的速度，并且没有静态功耗。
-
-
-
-
-
-
-
-
-
Search Results
60
records
(took 0.043 seconds)
