-
公开(公告)号：CN106209099B
公开(公告)日：2019-06-04
申请号：CN201610488447.7
申请日：2016-06-28
Applicant: 中国电子科技集团公司第二十四研究所
Abstract: 本发明提供一种基于真随机数序列的流水线模数转换器动态补偿装置，该装置包括子模数转换器、子数模转换器、真随机数产生电路和编码电路，其中真随机数产生电路用于产生真随机数序列，并将真随机数序列提供给子模数转换器，以对子模数转换器中比较器基准电压输入端对应开关的开合进行控制；子模数转换器用于将输出的数字信号提供给编码电路，编码电路用于根据数字信号生成编码信号并将编码信号提供给子数模转换器，以对子数模转换器中开关的开合进行控制。通过本发明，可以解决子模数转换器中比较器失调以及子数模转换器中电容失配的问题。
-
公开(公告)号：CN106098800B
公开(公告)日：2019-01-29
申请号：CN201610471343.5
申请日：2016-06-23
Applicant: 中国电子科技集团公司第二十四研究所
Abstract: 本发明提供一种电容阵列，包括多个并联的电容结构，该电容结构包括上极板和下极板，其中上极板包括主上极板和次上极板，主上极板与公共端连接，次上极板接地，且主上极板与下极板构成主电容，次上极板与下极板构成次电容，针对每个电容结构，其主上极板与次上极板的面积之和均等于单位电容的上极板面积，或者其主电容与次电容的电容值之和均等于单位电容值。本发明通过在SAR ADC的电容阵列中采用上述电容结构，可以解决SAR ADC在使用多个电容值大小不同的电容结构时存在的电容失配问题。
-
公开(公告)号：CN107359597B
公开(公告)日：2019-01-25
申请号：CN201710586838.7
申请日：2017-07-18
Applicant: 中国电子科技集团公司第二十四研究所
Abstract: 本发明提供一种用于流水线模数转换器级间的过压欠压保护电路，包括：电阻分压网络，用于产生基准电压；欠压保护电路，用于根据保护节点的电压与基准电压对比的反馈结果，进行欠压保护；过压保护电路，用于根据保护节点的电压与基准电压对比的反馈结果，进行过压保护；本发明可以在电源电压比较高时，使采用耐高压器件避免了电路正常工作过程中的失效，实现了高速流水线模数转换功能，当流水线模数转化器级间电压过高或过低时，过压欠压保护电路均能有效的稳定节点电压，同时保护低耐压、特征频率高的器件，确保了高速数据转换器的工作，本发明中的过压欠压保护电路具有结构简单，无需外接偏置电路，面积小，可复用性强的特点。
-
公开(公告)号：CN108512543A
公开(公告)日：2018-09-07
申请号：CN201810284419.2
申请日：2018-04-02
Applicant: 中国电子科技集团公司第二十四研究所
Abstract: 本发明提供一种低功耗高速逐次逼近逻辑电路，包括清零电路、本次逐次比较电路、预留时间电路和锁存器，清零电路，适用于在每一次逐次逼近开始前将输出端置零；本次逐次比较电路：根据节拍信号与比较器输出信号产生一个与逻辑，当比较器输出为1，本次权重位电容比较失败，当比较器输出为0，本次权重位电容比较成功；预留时间电路，适用于本次节拍结束后将输出归零；锁存器，适用于锁存比较器输出结果产生的输出信号。本发明所述的逻辑电路在不参与逐次逼近过程时通过使能信号控制失能，只有当参与工作时使能，同时在每个工作过程清零电路、本次逐次比较电路、预留时间电路只有一个工作，其余两个通过时序控制断开不产生功耗。
-
公开(公告)号：CN107346973A
公开(公告)日：2017-11-14
申请号：CN201710552666.1
申请日：2017-07-07
Applicant: 中国电子科技集团公司第二十四研究所
Abstract: 本发明公开了一种基于DAC和Sub ADC采样网络分时复用的无采保流水线模数转换器技术，主要应用于集成电路领域，特别是采用流水线结构进行设计的模数转换器领域，该技术将无采保结构流水线模数转换器第一级的余量增益放大电路(MDAC)的采样保持单元与第一级子模数转换器(Sub ADC)的采样保持单元进行分时复用，从而达到消除无采保结构流水线模数转换器MDAC采样保持通路与Sub ADC采样保持通路失配问题，提高无采保流水线模数转换器性能。
-
Patent Agency Ranking
公开(公告)号：CN102291149A
公开(公告)日：2011-12-21
申请号：CN201110245380.1
申请日：2011-08-25
Applicant: 中国电子科技集团公司第二十四研究所
IPC: H03M1/72
Abstract: 本发明涉及一种带两级分段共享运算放大器的乘法型数模转换器，它含有一个4位乘法型数模转换单元和一个1.5位乘法型数模转换单元。本发明电路在两级运算放大器之间增加一对开关，将运算放大器的两级进行有效分离，采用两个电容，就起到采样、放大、补偿三种作用，将共享运算放大器的适用范围从相邻流水线前后级同位扩展到前级高位、后级低位，1.5位乘法型数模转换单元的电容使用量降低50%～66%，乘法型数模转换器的功耗减少30%以上。本发明电路具有结构新颖、功耗低、集成度高的特点，适用于高速高精度、低功耗、多通道流水线A/D转换器领域。
-
公开(公告)号：CN108512543B
公开(公告)日：2021-08-31
申请号：CN201810284419.2
申请日：2018-04-02
Applicant: 中国电子科技集团公司第二十四研究所
Abstract: 本发明提供一种低功耗高速逐次逼近逻辑电路，包括清零电路、本次逐次比较电路、预留时间电路和锁存器，清零电路，适用于在每一次逐次逼近开始前将输出端置零；本次逐次比较电路：根据节拍信号与比较器输出信号产生一个与逻辑，当比较器输出为1，本次权重位电容比较失败，当比较器输出为0，本次权重位电容比较成功；预留时间电路，适用于本次节拍结束后将输出归零；锁存器，适用于锁存比较器输出结果产生的输出信号。本发明所述的逻辑电路在不参与逐次逼近过程时通过使能信号控制失能，只有当参与工作时使能，同时在每个工作过程清零电路、本次逐次比较电路、预留时间电路只有一个工作，其余两个通过时序控制断开不产生功耗。
-
公开(公告)号：CN110336564A
公开(公告)日：2019-10-15
申请号：CN201910638081.0
申请日：2019-07-12
Applicant: 中国电子科技集团公司第二十四研究所
Abstract: 本发明公开了一种高线性度串联电阻网络，由至少两个单元串联电阻网络串联而成，单元串联电阻网络包括主串联电阻网络、低阻串联电阻网络和高阻串联电阻网络，低阻串联电阻网络和高阻串联电阻网络均与主串联电阻网络并联，主串联电阻网络由2n个主串联电阻串联而成，低阻串联电阻网络由2n-2个低阻电阻串联而成，所述高阻串联电阻网络由2n-4个高阻电阻模块串联而成，其中，n为大于等于4的自然数。本发明通过将整个串联电阻网络进行分段，利用电阻分段微调进行斜率精确补偿，以抵消主串联电阻在加工中的偏差以及由于衬底压差导致的电阻变化，提高了串联电阻网络结构DAC在全输出范围的线性度并最大降低温漂，满足目前高精度电压输出型DAC对于线性度的要求。
-
公开(公告)号：CN104901656B
公开(公告)日：2018-09-25
申请号：CN201510345646.8
申请日：2015-06-19
Applicant: 中国电子科技集团公司第二十四研究所
IPC: H03K5/01
Abstract: 本发明提供一种数字滤波去抖动的方法及其装置，所述方法包括：滤除时钟输入信号中的毛刺，生成相应初始时钟输出信号，其中，所述时钟输入信号包括第一时钟输入信号与第二时钟输入信号；将所述初始时钟输出信号反相运算，生成第一时钟输出信号与第二时钟输出信号；根据反馈的所述第一时钟输出信号与所述第二时钟输出信号电平高低，导通或断开对应的开关，连通触发器对应的时钟输入信号，滤除所述第一时钟输入信号或/和所述第二时钟输入信号中的抖动。本发明实现时钟输入信号的滤波和去抖动，并且在数字滤波的过程中，还可滤除输入信号产生的毛刺；本装置的结构简单、功耗低，且易于实现，不仅可实现滤波和去抖动，还增加装置的负载能力。
-
公开(公告)号：CN106130496B
公开(公告)日：2018-09-18
申请号：CN201610443177.8
申请日：2016-06-20
Applicant: 中国电子科技集团公司第二十四研究所
Abstract: 本发明公开了一种运算放大器增益提高电路，通过增加运算放大器有效跨导的方法提高增益。具体做法为：将传统折叠式运算放大器的尾电流源拆分成两部分，一部分继续保持尾电流源功能，另一部分作为运算放大器的第二个输入端口M2；或者在共源共栅结构中，将输入MOS管M2漏极以上电路拆分成两部分，一部分保持共源共栅结构，另一部分作为运算放大器的第二个输入端口M1。以上两种实现方法都能够提高流过输出节点的电压变化量增加，从而提高有效输入跨导，进而提高运算放大器增益。所述技术不需要增加输入MOS尺寸或者电流就能实现等效跨导提高的目的，电路实现简单，硬件消耗小，增益提高效果明显。
-
-
-
-
-
-
-
-
-
Search Results
35
records
(took 0.049 seconds)
