-
公开(公告)号：CN108829546B
公开(公告)日：2021-06-18
申请号：CN201810645073.4
申请日：2018-06-21
Applicant: 中国人民解放军战略支援部队信息工程大学 , 天津市滨海新区信息技术创新中心
IPC: G06F11/16
Abstract: 本发明涉及数据处理技术领域，尤其涉及超时机制控制方法和装置。本发明的超时机制控制方法，包括：获取多个执行体中的每个执行体执行任务对应的历史执行时间；确定多个执行体中最先完成当前任务对应的执行时间为标准值；根据所述标准值和所述每个执行体执行任务对应的历史执行时间，逐一计算所述多个执行体中的除去标准值对应的执行体的每个执行体执行当前任务的超时阈值；将所述超时阈值发送给所述输出仲裁器，以使输出仲裁器根据超时阈值，对所述多个执行体输出的数据及时进行判决。还公开了超时机制控制装置，包括：获取模块；确定模块；计算模块；判决模块。本发明有效的提高了执行效率，且操作简单。
-
公开(公告)号：CN109146065B
公开(公告)日：2021-06-08
申请号：CN201811160079.9
申请日：2018-09-30
Applicant: 中国人民解放军战略支援部队信息工程大学 , 天津市滨海新区信息技术创新中心
IPC: G06N3/04
Abstract: 本发明属于卷积神经网络运算技术领域，特别涉及一种二维数据的卷积运算方法及装置，通过起始地址、目的地址、子二维数据块的长度、子二维数据块的宽度以及子二维数据块与原二维数据块的行偏差地址，可以完成任意长度二维数据块的子二维数据块的访问，将子二维数据块与对应的子卷积核进行卷积运算得到子二维数据块的卷积运算结果，并将所有子二维数据块的卷积运算结果累加，得到原二维数据块的卷积运算结果，使基于移位寄存器链的卷积运算加速器实现任意长宽卷积核的卷积运算，运算灵活性高，程序映射简单。
-
公开(公告)号：CN109117518A
公开(公告)日：2019-01-01
申请号：CN201810807007.2
申请日：2018-07-21
Applicant: 中国人民解放军战略支援部队信息工程大学 , 天津市滨海新区信息技术创新中心
IPC: G06F17/50
Abstract: 本发明属于IC设计验证技术领域，特别是涉及一种寄存器读写访问验证系统及方法，通过寄存器模型构建模块构建DUT内部寄存器对应的寄存器模型；通过位域属性解析模块获取寄存器的各位域的读写属性，以及不同读写属性的位域的mask值；通过测试向量构建模块构建寄存器的测试向量和读写访问方式；通过UVM通用验证组件将测试向量驱动至DUT的寄存器配置总线的接口，并获取寄存器的读写值发送至自动读写对比模块；通过自动读写对比模块验证寄存器的读写值是否正确。该方式可以实现不同位域读写属性的寄存器快速读写访问验证，极大地降低了验证人员迭代回归的工作量，提高了验证的完备性和验证收敛的效率，并具有良好的可重用性和可扩展性。
-
公开(公告)号：CN108881022A
公开(公告)日：2018-11-23
申请号：CN201810537863.0
申请日：2018-05-30
Applicant: 中国人民解放军战略支援部队信息工程大学 , 天津市滨海新区信息技术创新中心
IPC: H04L12/741 , H04L12/747 , H04L12/863 , H04L12/935 , H04L29/06
CPC classification number: H04L45/74 , H04L45/742 , H04L45/745 , H04L47/50 , H04L49/3009 , H04L63/145
Abstract: 本发明涉及一种数据报加扰查表转发的网络节点装置和方法。所述装置包括解析器、报文缓存、查表逻辑、表项缓存及修改器，还包括：加扰器A、加扰器B、解扰器A、解扰器B、扰码缓存。还包括一种数据报加扰查表转发的方法。本发明以目前广泛部署的网络转发节点通用结构为基础，将加扰器、解扰器设置为直通模式后，即变为传统转发节点，具有很好的适应性和兼容性；无需获知内置木马及特征码具体信息，可抵御未知的特征码木马攻击；扰码可动态更新，安全性好；对业务数据和表项数据的加、解扰完全由节点内部逻辑完成，与该节点连接的业务端及配置端无需获知扰码内容，进一步提高了安全性。
-
公开(公告)号：CN108647289A
公开(公告)日：2018-10-12
申请号：CN201810422766.7
申请日：2018-05-05
Applicant: 中国人民解放军战略支援部队信息工程大学 , 天津市滨海新区信息技术创新中心
IPC: G06F17/30
Abstract: 本发明涉及基于布谷哈希和布隆过滤器的Hash建表方法。本发明将存储空间划分为m个组，每组包含一个存储表和n个过滤表，每个过滤表对应一个Hash函数，共有m*n个不同的Hash函数；另外选取m*n个不同的Hash函数备用；定义一个max_insert值，如果对某次输入数据的操作次数超过所述max_insert值，则表示填表失败。本发明提供的建表方法，有效地提高了空间利用率，利于在有限的硬件存储空间上进行设计开发。且不限制m的取值，m可以取任意设计者认为合适的值，相对于很多传统Hash建表方法来说，具有更高的灵活性。同时，本发明消除了对Hash函数选取的限制，更加易用。
-
Patent Agency Ranking
公开(公告)号：CN109117518B
公开(公告)日：2022-09-20
申请号：CN201810807007.2
申请日：2018-07-21
Applicant: 中国人民解放军战略支援部队信息工程大学 , 天津市滨海新区信息技术创新中心
IPC: G06F30/398
Abstract: 本发明属于IC设计验证技术领域，特别是涉及一种寄存器读写访问验证系统及方法，通过寄存器模型构建模块构建DUT内部寄存器对应的寄存器模型；通过位域属性解析模块获取寄存器的各位域的读写属性，以及不同读写属性的位域的mask值；通过测试向量构建模块构建寄存器的测试向量和读写访问方式；通过UVM通用验证组件将测试向量驱动至DUT的寄存器配置总线的接口，并获取寄存器的读写值发送至自动读写对比模块；通过自动读写对比模块验证寄存器的读写值是否正确。该方式可以实现不同位域读写属性的寄存器快速读写访问验证，极大地降低了验证人员迭代回归的工作量，提高了验证的完备性和验证收敛的效率，并具有良好的可重用性和可扩展性。
-
公开(公告)号：CN108881022B
公开(公告)日：2020-11-10
申请号：CN201810537863.0
申请日：2018-05-30
Applicant: 中国人民解放军战略支援部队信息工程大学 , 天津市滨海新区信息技术创新中心
IPC: H04L12/741 , H04L12/747 , H04L12/863 , H04L12/935 , H04L29/06
Abstract: 本发明涉及一种数据报加扰查表转发的网络节点装置和方法。所述装置包括解析器、报文缓存、查表逻辑、表项缓存及修改器，还包括：加扰器A、加扰器B、解扰器A、解扰器B、扰码缓存。还包括一种数据报加扰查表转发的方法。本发明以目前广泛部署的网络转发节点通用结构为基础，将加扰器、解扰器设置为直通模式后，即变为传统转发节点，具有很好的适应性和兼容性；无需获知内置木马及特征码具体信息，可抵御未知的特征码木马攻击；扰码可动态更新，安全性好；对业务数据和表项数据的加、解扰完全由节点内部逻辑完成，与该节点连接的业务端及配置端无需获知扰码内容，进一步提高了安全性。
-
公开(公告)号：CN108667826B
公开(公告)日：2020-09-04
申请号：CN201810379919.4
申请日：2018-04-25
Applicant: 中国人民解放军战略支援部队信息工程大学 , 天津市滨海新区信息技术创新中心
IPC: H04L29/06
Abstract: 本发明涉及网络设备安全防护技术领域，尤其涉及一种基于四模异构冗余处理器的调度装置和调度方法。所述调度装置包括：四模异构冗余处理器、随机数发生器、资源调度管理器和结果处理器。所述调度方法包括：随机数发生器生成随机数，向资源调度管理器发送随机数；资源调度管理器根据随机数通过计算得到调度参数决定对四模异构冗余处理器进行调度的方式和时间；结果处理器处理四模异构冗余处理器的输出结果，并输出最终结果，向资源调度管理器反馈四模异构冗余处理器的行为状态；资源调度管理器根据反馈信息决定对四模异构冗余处理器进行调度的方式和时间，对四模异构冗余处理器进行管理操作。本发明提高了系统整体的可靠性和可用性。
-
公开(公告)号：CN111158636A
公开(公告)日：2020-05-15
申请号：CN201911220379.6
申请日：2019-12-03
Applicant: 中国人民解放军战略支援部队信息工程大学 , 天津市滨海新区信息技术创新中心
IPC: G06F7/57 , G06F7/544 , H04L12/741
Abstract: 本发明提供了一种可重构计算结构及乘累加计算处理阵列的路由寻址方法、装置。该结构中，可重构计算模块包括至少一个乘累加计算处理阵列，每个乘累加计算处理阵列包括ram单元和算式生成器，每个ram单元由四个ram块拼接而成，每个ram单元均由相应的计算算粒与其对应，用来完成典型的乘累加运算，每个算式生成器有四个接口，可通过接口与周边的ram单元连接。本发明提出的可重构计算结构，通过构建包含ram单元和算式生成器的乘累加计算处理阵列，每个阵列内部和阵列之间可通过算式生成器将各个ram单元互联，进而将将若干个乘累加计算处理阵列形成网状结构，相比传统的总线型或crossbar型互联结构而言，本互联结构逻辑电路设计简单。
-
公开(公告)号：CN108965300A
公开(公告)日：2018-12-07
申请号：CN201810806999.7
申请日：2018-07-21
Applicant: 中国人民解放军战略支援部队信息工程大学 , 天津市滨海新区信息技术创新中心
CPC classification number: H04L69/22 , H04L43/026 , H04L69/03
Abstract: 本发明属于数据包生成技术领域，特别是涉及一种数据包生成方法、装置及计算机可读存储介质，该方法包括：接收待生成数据包包头内各个关键字段所在的目标字节的目标值、掩码和任意相邻的两个所述目标字节之间的间隔值；针对每个所述目标字节，将所述目标值添加到所述目标字节中与所述掩码中第一预设值对应的比特位上，将所述目标字节中与所述掩码中第二预设值对应的比特位上添加第二预设值补位，得到目标字节值；根据多个所述目标字节值及根据所述间隔值确定的补位字符串生成与所述目标协议类型对应的包头内容；将所述包头内容和预设的数据字段进行封装，得到所述待生成数据包。本发明能够提高数据包生成过程效率。
-
-
-
-
-
-
-
-
-
Search Results
230
records
(took 0.077 seconds)
