-
-
公开(公告)号:CN101807920A
公开(公告)日:2010-08-18
申请号:CN201010121192.3
申请日:2010-03-10
Applicant: 东南大学
Abstract: 自适应频率校准频率合成器中,外加的参考信号(Fref)分别接鉴频鉴相器(1)和自适应频率校准电路(6)的一个输入端:鉴频鉴相器(1)的充电控制输出端(Up)、放电控制输出端(Dn)分别接电荷泵(2)的输入端,电荷泵(2)的输出端通过环路滤波器(3)接第一开关(S1),第一开关(S1)的另一端分成两路,其中一路通过第二开关(S2)接参考电压Vctrl,min,另一路接压控振荡器(4)的一个输入端;自适应频率校准电路(6)的输出端接压控振荡器(4)的另一个输入端;压控振荡器(4)的输出端接分频器(5)的输入端,并输出振荡电压信号(Fvco),分频器(5)的输出端分别接鉴频鉴相器(1)和自适应频率校准电路(6)的另一个输入端。
-
-
公开(公告)号:CN101399540A
公开(公告)日:2009-04-01
申请号:CN200810155835.9
申请日:2008-10-10
Applicant: 东南大学
IPC: H03K23/66
Abstract: 一种50%占空比的高速宽范围多模可编程分频器,包括由相互级联的基本分频单元和用于拓展分频比范围的一系列或门所组成的主分频级,还包括由一DFF触发器单元构成的2分频级,主分频级中第一级基本分频单元为2/3/4分频单元,其余为2/3分频单元,主分频级中第二级基本分频单元的模式控制信号输出端输入DFF触发器单元的触发信号端,DFF触发器单元的Q端输出分频器的最后输出fout。本发明电路结构简单,功耗低,输出信号具有低抖动特性,效果好,控制输出信号占空比至50%,偶数分频时,输出占空比为50%;奇数分频时,最差情况下输出占空比为44.4%,随着分频比的增大,输出占空比越接近50%。
-
公开(公告)号:CN101355361A
公开(公告)日:2009-01-28
申请号:CN200810157094.8
申请日:2008-09-24
Applicant: 东南大学
IPC: H03K23/50
Abstract: 一种带占空比调整的高速宽范围多模可编程分频器,包括由级联的2/3分频单元和用于拓展分频比范围的一系列或门所组成的主分频级,还包括控制级和输出级电路。本发明保证了传统的2/3分频单元级联的高速特性,又增加了输出信号的脉冲宽度,消除了输入信号周期对输出信号脉冲宽度的影响;只增加少量的与门和或门作为控制级和输出级,提高了输出信号的占空比,使得占空比控制在33.3%-66.6%之间,当分频比为2n时,占空比为50%;当分频比为2n-1时,占空比随着n的增大越趋近于50%;在特定的分频比下,呈现出极限情况时的占空比为33.3%或66.6%,相比常见的高速宽范围可编程分频器,驱动能力得到了大大提高。
-
公开(公告)号:CN202135115U
公开(公告)日:2012-02-01
申请号:CN201120240173.2
申请日:2011-07-08
Applicant: 东南大学
Abstract: 本实用新型公开了一种随机时间-数字转换器,包括输入切换电路、STDC阵列、编码器,其中时钟电路将两个时钟信号分别输入至输入切换电路的两个输入端,输入切换电路将时钟电路输入的两个时钟信号以轮换交叉换位的形式输送给STDC阵列的两个输入端,并同时输出触发控制信号至编码器;STDC阵列中每个比较器都独立的对两个时钟信号的快慢进行判断,并将判断结果送入编码器汇总处理,编码器输出两个时钟信号的相位差的大小和正负。本实用新型并利用STDC的随机特性,使STDC阵列中的等效比较器数量翻倍,最大程度的消除器件失配和工艺、电源电压、温度对电路的影响,相对于传统的STDC电路具有节省硬件,功耗低,面积小的特点。
-
-
-
-
-
-