-
公开(公告)号：CN105789139B
公开(公告)日：2018-08-28
申请号：CN201610200193.4
申请日：2016-03-31
Applicant: 上海新储集成电路有限公司
IPC: H01L21/98
Abstract: 本发明涉及一种芯片的制备方法，尤其涉及神经网络芯片的制备方法。提供一衬底；在衬底上依次铺设体硅和第一3D非易失性存储阵列，构成第一层存储模块；在第一层存储模块上铺设N‑1层存储模块，N为大于1的整数；其中，第M层存储模块由第M‑1外延层和铺设在第M‑1外延层上的第M 3D非易失性存储阵列组成，M为小于或等于N且大于或等于2的整数。采用堆叠多层存储模块的方式，将对处理速度要求高的神经网络电路，设置于第一层存储模块的体硅中；而对处理速度要求不高的神经网络电路，放在由薄膜晶体管组成的外延层中。这种制备方法制成的神经网络芯片具有更高密度、更大规模和更高集成度。
-
公开(公告)号：CN106603079A
公开(公告)日：2017-04-26
申请号：CN201611177727.2
申请日：2016-12-19
Applicant: 上海新储集成电路有限公司
CPC classification number: H03M1/361 , H03M1/002 , H03M2201/625
Abstract: 本发明涉及模数转换技术，尤其涉及一种闪速型模数转换器，包括多个比较器、编码器、处理器、存储器和控制器，多个比较器每个比较器的第一输入端接收一输入模拟量，第二输入端接收一参考电压，编码器分别与每个比较器的输出端连接，用于接收比较信号，并根据由所有所述比较信号组合形成的一综合比较信号输出一编码信号，处理器与编码器连接，用于持续接收并分析编码信号，并持续输出分析结果，处理器持续更新存储器中存储的分析结果，以实现处理器对分析结果的自学习更新过程，控制器分别与存储器和每个比较器连接，从存储器中读取分析结果以调节至少一个比较器的运行，能够降低闪速型模数转换器的功耗；控制器也可以控制参考电压的幅值和电阻链中电阻的电阻值，从而大大提高闪速型模数转换器的分辨率。
-
公开(公告)号：CN106313045A
公开(公告)日：2017-01-11
申请号：CN201610849767.0
申请日：2016-09-26
Applicant: 上海新储集成电路有限公司
CPC classification number: B25J9/163 , B25J9/161 , B25J9/1679
Abstract: 本发明涉及工业机器人领域，尤其涉及一种机器人的学习方法和系统，首先预设置一学习任务，所述主机器人完成所述学习任务，所述主机器人根据完成所述学习任务的情况生成一学习数据，再导出所述学习数据，所述从机器人学习所述学习数据，并且对所述学习数据进行优化，判断所述从机器人是否对所述学习数据进行优化，若是则导出优化的所述学习数据，所述从机器人学习优化的所述学习数据，否则，继续对所述学习数据进行优化，无需专业编程人员的参与，无需重复性的编程，是一种更省人力、更加高效的方法。
-
公开(公告)号：CN106788431A
公开(公告)日：2017-05-31
申请号：CN201611178625.2
申请日：2016-12-19
Applicant: 上海新储集成电路有限公司
Abstract: 本发明涉及模数转换技术，尤其涉及一种逐次逼近寄存器型模数转换器，包括取样比较器，数模转换器，控制器，寄存器，存储器，处理器和参考电路，比较器将输入模拟量与每个参考模拟量依次进行比较，并输出反映比较结果的一组组数字信号到存储器中，处理器读取并分析一时间段内的存储器中的数字信号，输出与该时间段对应的分析结果，实现处理器对分析结果的自学习更新过程；控制器从处理器接收分析结果，并根据分析结果改变参考模拟量或改变自身的控制信号，使得逐次逼近寄存器型模数转换器改变搜索策略，减少逼近次数，从而达到降低功耗，加快速度，增大分辨率的目的。
-
Patent Agency Ranking
公开(公告)号：CN105789139A
公开(公告)日：2016-07-20
申请号：CN201610200193.4
申请日：2016-03-31
Applicant: 上海新储集成电路有限公司
IPC: H01L21/98
CPC classification number: H01L25/50
Abstract: 本发明涉及一种芯片的制备方法，尤其涉及神经网络芯片的制备方法。提供一衬底；在衬底上依次铺设体硅和第一3D非易失性存储阵列，构成第一层存储模块；在第一层存储模块上铺设N?1层存储模块，N为大于1的整数；其中，第M层存储模块由第M?1外延层和铺设在第M?1外延层上的第M 3D非易失性存储阵列组成，M为小于或等于N且大于或等于2的整数。采用堆叠多层存储模块的方式，将对处理速度要求高的神经网络电路，设置于第一层存储模块的体硅中；而对处理速度要求不高的神经网络电路，放在由薄膜晶体管组成的外延层中。这种制备方法制成的神经网络芯片具有更高密度、更大规模和更高集成度。
-
公开(公告)号：CN105760931A
公开(公告)日：2016-07-13
申请号：CN201610153416.6
申请日：2016-03-17
Applicant: 上海新储集成电路有限公司
CPC classification number: G06N3/0635 , B25J9/161 , B25J9/163 , G06N3/08 , G11C16/02
Abstract: 本发明提供一种人工神经网络芯片及配备人工神经网络芯片的机器人，所述芯片包括硅衬底和3D存储阵列，在所述硅衬底和所述3D存储阵列之间设置有外围逻辑电路和人工神经网络电路；所述芯片基于3D非易失性存储器工艺制备；采用前道工艺制程实现所述3D非易失性存储器的外围逻辑电路以及所述人工神经网络电路；所述机器人包括所述人工神经网络芯片。本发明提出的人工神经网络芯片以3D非易失性存储器作为存储机制，具有超大容量的数据存储能力，而且即使掉电后数据依然能够保存。因此，本发明这种配备人工神经网络芯片的机器人灵活性高，学习能力强，动态可调节，这是传统机器人无法办到的。
-
公开(公告)号：CN105353995A
公开(公告)日：2016-02-24
申请号：CN201510939575.4
申请日：2015-12-15
Applicant: 上海新储集成电路有限公司
IPC: G06F3/06 , G06F12/0802
CPC classification number: G06F3/0625 , G06F12/0802
Abstract: 本发明涉及存储器领域，尤其涉及一种非挥发内容可寻址的存储方法及系统。该存储方法包括：提取待匹配内容的X％，其中0＜X＜100；提取各个存储模块中存储内容的X％；将待匹配内容的X％与各个存储内容的X％进行匹配；若匹配，则将匹配的存储内容的剩余部分与待匹配内容的剩余部分进行匹配。存储系统包括：多个存储模块，存储有存储内容；控制模块，分别与各个存储模块连接，控制存储内容的读操作、写操作和存储内容的匹配操作；其中控制模块将待匹配内容的X％与各个存储内容的X％逐一匹配，当匹配时，提取匹配的存储内容，控制模块再将剩余的待匹配内容与匹配的存储内容的剩余部分进行匹配；其中0＜X＜100。
-
公开(公告)号：CN105224472A
公开(公告)日：2016-01-06
申请号：CN201510695351.3
申请日：2015-10-22
Applicant: 上海新储集成电路有限公司
IPC: G06F12/02
Abstract: 本发明涉及存储器领域，尤其涉及一种寻找常用内容的匹配方法及系统。应用于对存储单元中的内容进行搜索的过程中，确定所述存储单元中的存储内容所对应地址的搜索顺序；发送待匹配内容至所述存储单元中，按照所述搜索顺序，在所述存储单元中依次对所述地址进行搜索，并将所述待匹配内容与所述地址对应的内容进行逐一匹配；在所述存储单元中，确定与所述待匹配内容相匹配的搜索内容，并根据所述搜索内容确定对应的搜索地址；将所述搜索地址在所述搜索顺序中置顶，更新所述搜索顺序。
-
公开(公告)号：CN103593160A
公开(公告)日：2014-02-19
申请号：CN201310539653.2
申请日：2013-11-04
Applicant: 上海新储集成电路有限公司
IPC: G06F7/58
Abstract: 本发明公开了一种基于相变存储单元的随机数字发生器，包括：相变存储单元，其随输入的电流改变其电阻值；控制单元，与相变存储单元的两端连接，其控制相变存储单元两端的导通状态；充放电单元，其与相变存储单元的一端连接，充放电单元在控制单元的控制下实现充电或放电；充放电单元在充电或放电过程中与相变存储单元之间形成电流，相变存储单元因电流改变电阻值，电流根据相变材料的电阻值生成电平与延迟随机的随机数字。本发明根据相变材料的电阻值随机变化，从而生成真随机数字。
-
-
-
-
-
-
-
-
Search Results
19
records
(took 0.049 seconds)
