公开(公告)号：CN110326090A

公开(公告)日：2019-10-11

申请号：CN201780087203.0

申请日：2017-02-27

Applicant: 三菱电机株式会社

Inventor： 角野翼 ,  日坂隆行

IPC: H01L21/338 ,  H01L29/812

Abstract: 在半导体层(2)之上形成有栅极电极(6)，该栅极电极(6)至少具有最下层(6a)和上层(6b)，该最下层(6a)与半导体层(2)接触，该上层(6b)形成于最下层(6a)之上。上层(6b)向最下层(6a)产生应力而导致最下层(6a)的两端部从半导体层(2)翘起。

公开(公告)号：CN106169430B

公开(公告)日：2019-03-15

申请号：CN201610341995.7

申请日：2016-05-20

Applicant: 三菱电机株式会社

Inventor： 角野翼 ,  日坂隆行 ,  中本隆博

IPC: H01L21/66 ,  H01L33/62

Abstract: 得到如下半导体装置的制造方法，即，能够在半导体装置的配线层全部形成之前实施测试，能够针对晶体管单体进行测试，而不依赖于半导体装置的电路结构。在衬底(1)之上彼此独立地形成晶体管(2、3)、电路元件(4、5)以及多个接触焊盘(6a～6f)各自的底层配线。在形成有底层配线的衬底(1)之上的整个面形成第1供电层(14)。对第1供电层(14)进行图案化，形成使晶体管(2、3)的各端子与电路元件(4、5)独立并且分别与不同的接触焊盘连接的测试图案(25～28)。使用接触焊盘和测试图案，针对晶体管(2、3)单体进行测试。在测试之后，将晶体管(2、3)和电路元件(4、5)连接而形成电路。

公开(公告)号：CN107924881A

公开(公告)日：2018-04-17

申请号：CN201680048269.4

申请日：2016-03-02

Applicant: 三菱电机株式会社

Inventor： 西泽弘一郎 ,  日坂隆行

IPC: H01L23/04 ,  H01L21/338 ,  H01L23/02 ,  H01L23/10 ,  H01L23/12 ,  H01L23/14 ,  H01L27/095 ,  H01L29/812

Abstract: 保持中空部的气密性，使成品率及耐久性提高。半导体装置(1)具备器件基板(2)、半导体电路(3)、封装框(7)、罩基板(8)、通路部(10)、电极(11)、(12)、(13)以及凸块部(14)等。在器件基板(2)和罩基板(8)之间，设置以气密状态收容半导体电路(3)的中空部(9)。凸块部(14)将全部通路部(10)和罩基板(8)连结。由此，能够使用凸块部(14A)将通路部(10)加固。