-
公开(公告)号：CN1779961A
公开(公告)日：2006-05-31
申请号：CN200510118099.6
申请日：2005-10-25
Applicant: 三洋电机株式会社 , 关东三洋半导体股份有限公司
IPC: H01L23/485 , H01L21/28
CPC classification number: H01L24/10 , H01L23/3114 , H01L23/481 , H01L24/13 , H01L2224/05001 , H01L2224/05008 , H01L2224/05024 , H01L2224/05124 , H01L2224/05147 , H01L2224/05166 , H01L2224/05181 , H01L2224/05184 , H01L2224/05186 , H01L2224/05548 , H01L2224/05569 , H01L2224/05624 , H01L2224/05647 , H01L2224/13 , H01L2224/13022 , H01L2224/13099 , H01L2224/16 , H01L2924/01005 , H01L2924/01006 , H01L2924/01013 , H01L2924/01015 , H01L2924/01022 , H01L2924/01029 , H01L2924/01033 , H01L2924/01073 , H01L2924/01074 , H01L2924/01078 , H01L2924/01082 , H01L2924/014 , H01L2924/04941 , H01L2924/04953 , H01L2924/351 , Y10S438/978 , H01L2924/00 , H01L2924/00014 , H01L2924/013
Abstract: 一种具有贯通电极的半导体装置及其制造方法，谋求半导体装置的可靠性及成品率的提高。蚀刻半导体衬底(10)，形成从半导体衬底(10)到达焊盘电极(12)的通孔(16)。在此，上述蚀刻按使通孔(16)底部的开口直径A比焊盘电极(12)的平面宽度C大这样的蚀刻条件进行。其次，在包括该通孔(16)的半导体衬底(10)的背面上形成在通孔(16)底部使焊盘电极(12)露出的第二绝缘膜(17)。然后，形成与在通孔(16)底部露出的焊盘电极(12)电连接的贯通电极(20)及配线层(21)。进而形成保护层(22)、导电端子(23)。最后，通过切割将半导体衬底(10)切断分离为半导体芯片(10A)。
-
公开(公告)号：CN1755917A
公开(公告)日：2006-04-05
申请号：CN200510107031.8
申请日：2005-09-27
Applicant: 三洋电机株式会社
IPC: H01L23/00 , H01L23/12 , H01L23/48 , H01L25/00 , H01L25/065 , H01L21/768 , H01L21/60 , H01L21/48
CPC classification number: H01L22/34 , H01L2924/0002 , H01L2924/00
Abstract: 一种半导体装置及其制造方法，本发明的目的是不用观察其剖面也能够确认形成在半导体衬底上的开口部的形成状态。本发明的半导体装置，从衬底背面形成开口部，使形成在半导体衬底(1)上的焊盘电极(3)露出，并通过该开口部在所述焊盘电极(3)上形成配线层(10)而构成，其特征在于，具有用于监视所述开口部的形成状态的监视开口部(6b)。
-
公开(公告)号：CN1658387A
公开(公告)日：2005-08-24
申请号：CN200510009366.6
申请日：2005-02-17
IPC: H01L23/522 , H01L21/768
Abstract: 一种半导体装置及其制造方法，提高可靠性。本发明的半导体装置包括：支承板(5)，其粘接在所述半导体衬底(1)的表面上，使其覆盖介由氧化硅膜或氮化硅膜等构成的绝缘层(2)形成在半导体衬底(1)上的焊盘电极(3)；通孔(8)，其从所述半导体衬底(1)的背面到达所述焊盘电极(3)的表面，其中，靠近所述焊盘电极表面的部分的开口直径大于靠近所述半导体衬底(1)背面的部分的开口直径。
-
公开(公告)号：CN1658368A
公开(公告)日：2005-08-24
申请号：CN200510009363.2
申请日：2005-02-17
Applicant: 三洋电机株式会社
IPC: H01L21/00 , H01L21/768
CPC classification number: H01L21/76898 , H01L2224/02372 , H01L2224/05548
Abstract: 一种抑制生产性极其低下和开口形状恶化的蚀刻方法，其具有如下工序：在半导体衬底(1)的表面粘接支承板(5)，覆盖介由氧化硅膜(2)形成在上述半导体衬底(1)上的焊盘电极(3)；形成通孔(9)，从上述半导体衬底(1)的背面到达上述焊盘电极(3)的表面。该蚀刻方法还具有如下工序：使用至少含有SF6和O2的蚀刻气体对上述半导体衬底(1)形成第一开口(7)直到上述氧化硅膜(2)不露出的位置；使用至少含有C4F8和SF6的蚀刻气体对上述半导体衬底(1)形成第二开口(8)直到上述氧化硅膜(2)露出的位置。
-
公开(公告)号：CN101667590B
公开(公告)日：2013-08-07
申请号：CN200910168197.9
申请日：2009-09-03
Applicant: 三洋电机株式会社 , 三洋半导体株式会社 , 三洋半导体制造株式会社
IPC: H01L29/06 , H01L29/861 , H01L21/04 , H01L21/329 , H01L27/04
CPC classification number: H01L29/8611 , H01L21/76229 , H01L29/0615 , H01L29/7322
Abstract: 一种既可抑制制造成本，又可谋求与保护环相接的PN接合部的耐压性提升的半导体器件及其制造方法。本发明是在半导体衬底(10)的表面形成N-型半导体层，且在其上层形成P型半导体层。在P型半导体层上形成绝缘膜。之后，形成从绝缘膜至N-型半导体层的厚度方向的途中的多个沟，即第1沟、第2沟及第3沟。多个沟在其中彼此邻接的2个沟中，接近电子元件侧，即接近阳极电极侧的沟形成为比该沟靠外侧的另一沟更浅。之后，在第1沟内、第2沟内及第3沟内充填绝缘材料。之后，将由半导体衬底及叠层于其上层的各层所构成的叠层体，沿着切割线进行切割。
-
Patent Agency Ranking
公开(公告)号：CN1790889B
公开(公告)日：2010-12-08
申请号：CN200510126896.9
申请日：2005-11-25
Applicant: 三洋电机株式会社 , 关东三洋半导体股份有限公司
CPC classification number: H01L21/6833 , H01L21/6831
Abstract: 本发明提供一种静电吸附技术，其能够将由绝缘体构成的工件及粘合半导体芯片等被加工物而成的工件吸附固定在载物台上。其中，准备将用于支承表面形成有电子器件的半导体衬底(7)的玻璃衬底(8)粘合而成的层积体(15)，粘贴导电膜(9)。然后，将层积体(15)搭载于干蚀刻装置等的真空腔(12)内设置的吸附载物台(10)表面上。之后，对内部电极(11)施加电压，在导电膜(9)和吸附载物台(10)的表面产生正负电荷，通过其之间作用的静电力吸附固定层积体(15)。然后，对吸附固定于吸附载物台(10)上的层积体(15)进行蚀刻、CVD、PVD等加工处理。
-
公开(公告)号：CN100530609C
公开(公告)日：2009-08-19
申请号：CN200510106863.8
申请日：2005-09-26
Applicant: 三洋电机株式会社 , 关东三洋半导体股份有限公司
IPC: H01L23/00 , H01L23/12 , H01L23/48 , H01L25/00 , H01L25/065 , H01L21/768 , H01L21/60 , H01L21/48
CPC classification number: H01L27/1462 , H01L21/76898 , H01L23/3114 , H01L23/3192 , H01L23/564 , H01L27/14636 , H01L2924/0002 , Y10T29/49155 , Y10T29/49156 , Y10T29/49165 , H01L2924/00
Abstract: 一种半导体装置及其制造方法。在具有贯通电极的半导体装置中，防止保护膜及绝缘膜的剥离，提高半导体装置的可靠性。在半导体装置(100)的角部形成用于防止绝缘膜(17)、保护层(23)的剥离的剥离防止层(30)。剥离防止层(30)配置于角部以外的半导体装置(10)的空隙例如球状导电端子(24)之间，从而进一步提高剥离防止效果。其剖面结构在形成于半导体衬底(10)背面的绝缘膜(17)上形成剥离防止层(30)，覆盖该绝缘膜(17)及剥离防止层(30)形成由抗焊料剂等构成的保护层(23)。在剥离防止层(30)利用电解镀敷法形成时，具有由势垒籽晶层(20)和上层的铜层(25)构成的层积结构。
-
公开(公告)号：CN100470766C
公开(公告)日：2009-03-18
申请号：CN200510107031.8
申请日：2005-09-27
Applicant: 三洋电机株式会社
IPC: H01L23/00 , H01L23/12 , H01L23/48 , H01L25/00 , H01L25/065 , H01L21/768 , H01L21/60 , H01L21/48
CPC classification number: H01L22/34 , H01L2924/0002 , H01L2924/00
Abstract: 一种半导体装置及其制造方法，本发明的目的是不用观察其剖面也能够确认形成在半导体衬底上的开口部的形成状态。本发明的半导体装置，从衬底背面形成开口部，使形成在半导体衬底(1)上的焊盘电极(3)露出，并通过该开口部在所述焊盘电极(3)上形成配线层(10)而构成，其特征在于，具有用于监视所述开口部的形成状态的监视开口部(6b)。
-
公开(公告)号：CN100438004C
公开(公告)日：2008-11-26
申请号：CN200610110017.8
申请日：2006-07-28
Applicant: 三洋电机株式会社
CPC classification number: H01L24/83 , H01L21/76898 , H01L23/3114 , H01L24/10 , H01L24/13 , H01L24/29 , H01L2224/05001 , H01L2224/05008 , H01L2224/05009 , H01L2224/05022 , H01L2224/05124 , H01L2224/05147 , H01L2224/05548 , H01L2224/05624 , H01L2224/05647 , H01L2224/13 , H01L2224/13025 , H01L2224/13099 , H01L2224/2919 , H01L2224/8385 , H01L2224/83894 , H01L2924/01005 , H01L2924/01006 , H01L2924/01013 , H01L2924/01022 , H01L2924/01029 , H01L2924/01033 , H01L2924/0105 , H01L2924/01073 , H01L2924/01074 , H01L2924/01078 , H01L2924/01082 , H01L2924/014 , H01L2924/04941 , H01L2924/04953 , H01L2924/0665 , H01L2924/07802 , H01L2924/09701 , H01L2924/12042 , H01L2924/13091 , H01L2924/00 , H01L2924/3512 , H01L2924/00014
Abstract: 本发明提供一种确保高的成品率且可靠性高的半导体装置及其制造方法。在半导体基板(1)的表面形成凹部(5)，在绝缘性基板(6)(玻璃等)上形成与该凹部(5)对应的凸部(7)。然后，使凹部(5)与凸部(7)嵌合，经由粘接层(8)而将半导体基板(1)与绝缘性基板(7)接合。对半导体基板(1)的背面进行背部研磨，露出凸部(7)，然后进行形成通孔(10)、形成贯通电极(14)、形成导电端子(18)以及切割等工序。此时，半导体基板(1)的表面及侧面被绝缘性基板(6)覆盖(保护)。另外，凸部(7)具有规定的宽度，切割在凸部(7)的中点附近进行。
-
公开(公告)号：CN100353490C
公开(公告)日：2007-12-05
申请号：CN200510009363.2
申请日：2005-02-17
Applicant: 三洋电机株式会社
IPC: H01L21/00 , H01L21/768
CPC classification number: H01L21/76898 , H01L2224/02372 , H01L2224/05548
Abstract: 一种抑制生产性极其低下和开口形状恶化的蚀刻方法，其具有如下工序：在半导体衬底(1)的表面粘接支承板(5)，覆盖介由氧化硅膜(2)形成在上述半导体衬底(1)上的焊盘电极(3)；形成通孔(9)，从上述半导体衬底(1)的背面到达上述焊盘电极(3)的表面。该蚀刻方法还具有如下工序：使用至少含有SF6和O2的蚀刻气体对上述半导体衬底(1)形成第一开口(7)直到上述氧化硅膜(2)不露出的位置；使用至少含有C4F8和SF6的蚀刻气体对上述半导体衬底(1)形成第二开口(8)直到上述氧化硅膜(2)露出的位置。
-
-
-
-
-
-
-
-
-
Search Results
57
records
(took 0.044 seconds)
