知搜-全球专利检索

  1. Login
  2. Sign Up

Search Results

35 records (took 0.028 seconds)

    磁存储器装置
    12.
    发明公开
    磁存储器装置 失效

    公开(公告)号：CN1396598A

    公开(公告)日：2003-02-12

    申请号：CN02122818.3

    申请日：2002-06-06

    Applicant: 三洋电机株式会社

    Inventor： 山田光一

    IPC: G11C11/02 ,  G11C11/14 ,  H01L43/08

    CPC classification number: G11C7/065 ,  G11C7/14 ,  G11C11/16

    Abstract: 本发明能够得到可防止放大器(读出放大器)结构复杂化并且能够高速读出的磁存储器装置。该磁存储器装置具有由显示强磁性电阻效应的1个存储元件及与存储元件连接的1个晶体管构成的存储单元、与晶体管控制端子连接的字线、通过晶体管与存储元件的一端连接的位线、对多条位线共同设置的参考位线、以及与位线及参考位线连接的放大器。在数据读出时，利用放大器读出在位线与参考位线之间产生的电位差。

    电源电路
    13.
    发明授权
    电源电路 失效

    公开(公告)号：CN102163454B

    公开(公告)日：2015-07-29

    申请号：CN201010623088.4

    申请日：2010-12-27

    Applicant: 三洋电机株式会社 ,  三洋半导体株式会社

    Inventor： 小林重人 ,  山田光一 ,  上田佳孝 ,  和田淳

    IPC: G06F1/26

    CPC classification number: H02J1/08 ,  G06F1/26 ,  H03K19/0175 ,  H03L5/00 ,  Y10T307/50

    Abstract: 本发明提供一种电源电路。电源电路(10a)根据可提供第一电源电压(V1)的第一电源和可提供比第一电源电压(V1)更低的第二电源电压(V2)的第二电源，生成内部电源电压(intVCC)。第一晶体管(TR1)设置在第一电源和输出节点(12)之间，第二晶体管(TR2)设置在第二电源和输出节点(12)之间。第一供给部(20)向第一晶体管(TR1)的栅极输入提供第一电源的输出电压或与第一电源的输出电压对应的电压的反相值。第二供给部(30)向第二晶体管(TR2)的栅极输入提供第一电源的输出电压或与第一电源的输出电压对应的电压。因此，可根据一个以上的电源有效地生成内部电源电压。

    非易失性半导体存储装置,其制造方法以及非易失性存储器阵列
    14.
    发明授权
    非易失性半导体存储装置,其制造方法以及非易失性存储器阵列 失效

    公开(公告)号：CN101471383B

    公开(公告)日：2013-06-26

    申请号：CN200810185251.6

    申请日：2008-12-24

    Applicant: 三洋电机株式会社

    Inventor： 山田光一

    IPC: H01L29/788 ,  H01L21/336 ,  H01L27/115 ,  H01L21/8247

    Abstract: 本发明提供一种非易失性半导体存储装置，其制造方法以及非易失性存储器阵列。能简化非易失性半导体存储装置的构造。在半导体基板的上面通过栅极绝缘膜设置由多晶硅构成的浮栅。在浮栅的两侧壁上，设置侧壁绝缘膜。第一杂质扩散层设置在半导体基板内，并与浮栅仅离规定的距离。第二杂质扩散层设置在半导体基板内，并与浮栅重叠。通过在与浮栅电容耦合的第二杂质扩散层上施加高电压对浮栅注入电子。

    半导体器件
    15.
    发明公开
    半导体器件 无效

    公开(公告)号：CN102142425A

    公开(公告)日：2011-08-03

    申请号：CN201010623058.3

    申请日：2010-12-31

    Applicant: 三洋电机株式会社 ,  三洋半导体株式会社

    Inventor： 上田佳孝 ,  山田光一 ,  和田淳 ,  小林重人

    IPC: H01L23/52 ,  H01L23/528 ,  H01L29/78 ,  H01L29/08

    CPC classification number: H01L27/105

    Abstract: 本发明提供一种半导体器件，可实现电子电路的小型化。MOS晶体管(20)具有形成为栅格状的栅电极(22)，被栅电极(22)包围的源区(23)及漏区(24)，沿栅电极(22)的栅格的一个方向配置且通过接触点连接源区(23)及漏区(24)的源极用金属布线(27)及漏极用金属布线(28)。源区(23)及漏区(24)分别被形成为在各金属布线的长度方向上具有长边的长方形状。源极用金属布线(27)及漏极用金属布线(28)在其长度方向上被形成为锯齿形状，分别与源极用接触点(25)及漏极用接触点(26)连接。

    存储器
    17.
    发明公开
    存储器 无效

    公开(公告)号：CN101359510A

    公开(公告)日：2009-02-04

    申请号：CN200810130153.2

    申请日：2008-07-30

    Applicant: 三洋电机株式会社

    Inventor： 山田光一

    IPC: G11C17/10 ,  H01L27/112

    Abstract: 本发明提供一种存储器，其构成为具备：多根字线；配置为与多根字线交叉的多根位线；分别配置于字线与位线交叉的位置上的多个存储器单元；和与位线连接的选择电路；选择电路的电流驱动能力根据位线所配置的位置的不同而不同。

    存储器
    18.
    发明公开
    存储器 失效

    公开(公告)号：CN1901199A

    公开(公告)日：2007-01-24

    申请号：CN200610107803.2

    申请日：2006-07-21

    Applicant: 三洋电机株式会社

    Inventor： 山田光一

    IPC: H01L27/10 ,  H01L27/112

    CPC classification number: G11C17/06 ,  H01L27/112 ,  H01L27/11253

    Abstract: 本发明提供一种可缩小存储器单元尺寸的存储器。该存储器具备：包含二极管(11)的多个存储器单元(12)、多根位线(9)、n型杂质区域(21)，该区域与位线(9)交叉地配置，并作为包含于存储器单元(12)中的二极管(11)的阴极及字线(10)而起作用。另外，将n型杂质区域(21)按照由规定数的位线(9)组成的每个位线组(13)进行分割。

    存储器
    19.
    发明公开
    存储器 失效 复审申请

    公开(公告)号：CN1885547A

    公开(公告)日：2006-12-27

    申请号：CN200610094023.9

    申请日：2006-06-21

    Applicant: 三洋电机株式会社

    Inventor： 山田光一

    IPC: H01L27/10 ,  H01L27/112

    CPC classification number: H01L27/1021

    Abstract: 本发明提供可以减小存储单元尺寸的存储器。该存储器具有：在p型硅基板(11)的主表面上形成，作为在存储单元(9)中包含的二极管(10)的阴极和字线(7)起作用的n型杂质区域(12)；在n型杂质区域(12)的表面隔开规定间隔地形成多个，且作为二极管(10)的阳极起作用的p型杂质区域(14)；在p型硅基板(11)上形成，与p型杂质区域(14)连接的位线(8)；和设置在位线(8)的上层，以每个规定间隔与n型杂质区域(12)连接的布线层(27)。

Patent Agency Ranking