-
公开(公告)号：CN113745184B
公开(公告)日：2025-04-18
申请号：CN202110591093.X
申请日：2021-05-28
Applicant: 三星电子株式会社
IPC: H01L23/48 , H01L21/768
Abstract: 本发明提供一种半导体器件，该半导体器件包括：衬底，具有其上设置有有源区的第一表面和与第一表面相反的第二表面；掩埋导线，在一个方向上延伸并具有被掩埋在有源区中的部分；覆盖掩埋导线的绝缘部分；设置在绝缘部分上并连接到掩埋导线的接触结构；从第二表面延伸到绝缘部分并暴露掩埋导线的掩埋部分的贯穿孔；设置在掩埋导线的侧表面上并暴露掩埋部分的底表面和与底表面相邻的侧表面的绝缘隔离膜；接触掩埋导线的底表面和相邻的侧表面的贯穿通路；围绕贯穿通路的绝缘衬层。
-
公开(公告)号：CN117457609A
公开(公告)日：2024-01-26
申请号：CN202310349144.7
申请日：2023-03-31
Applicant: 三星电子株式会社
IPC: H01L23/485 , H01L21/60
Abstract: 一种半导体器件可以包括：下结构，包括第一衬底、第一衬底上的第一焊盘、以及包围第一焊盘的第一绝缘层；以及上结构，包括第二衬底、第二衬底上的第二焊盘、以及包围第二焊盘的第二绝缘层。第一焊盘和第二焊盘中的每一个可以包括第一部分和第一部分上的第二部分。第二部分可以包括与第一部分相同的金属材料。第一焊盘的第二部分可以与第二焊盘的第二部分接触，并且第一绝缘层可以与第二绝缘层接触。
-
公开(公告)号：CN116705736A
公开(公告)日：2023-09-05
申请号：CN202310192515.5
申请日：2023-03-02
Applicant: 三星电子株式会社
IPC: H01L23/48 , H01L23/31 , H01L23/544 , H01L21/66 , H01L23/528
Abstract: 提供了一种半导体封装件。该半导体封装件包括：第一半导体衬底、在第一半导体衬底的上表面上的第一半导体元件层、在第一半导体元件层上的第一布线结构、连接至第一布线结构的第一连接焊盘、连接至第一布线结构的第一测试焊盘、连接至第一连接焊盘并且包括铜(Cu)的第一前侧键合焊盘、以及连接至第一前侧键合焊盘并且包括具有纳米孪晶晶体结构的铜(Cu)的第二前侧键合焊盘，所述纳米孪晶晶体结构与包括在第一前侧键合焊盘中的铜(Cu)的晶体结构不同，其中，第一前侧键合焊盘在水平方向上的宽度与第二前侧键合焊盘在水平方向上的宽度不同。
-
公开(公告)号：CN113921511A
公开(公告)日：2022-01-11
申请号：CN202110772790.5
申请日：2021-07-08
Applicant: 三星电子株式会社
IPC: H01L25/16 , H01L23/31 , H01L23/488
Abstract: 一种半导体封装件包括第一半导体芯片、第二半导体芯片、第一主连接焊盘结构和第一虚设连接焊盘结构。第一主连接焊盘结构布置在第一半导体芯片与第二半导体芯片之间的界面处，并且被布置为在与第一半导体芯片的顶表面平行的第一方向上彼此间隔开第一主间距，其中，第一主连接焊盘结构中的每一个包括：第一连接焊盘，其电连接至第一半导体芯片；以及第二连接焊盘，其电连接至第二半导体芯片并且接触第一连接焊盘。第一虚设连接焊盘结构布置在第一半导体芯片与第二半导体芯片之间的界面处，被布置为与第一主连接焊盘结构间隔开，并且被布置为在第一方向上彼此间隔开第一虚设间距，第一虚设间距大于第一主间距。
-
公开(公告)号：CN112435986A
公开(公告)日：2021-03-02
申请号：CN202010868480.9
申请日：2020-08-26
Applicant: 三星电子株式会社
IPC: H01L23/535 , H01L25/18 , H01L27/146 , H01L21/98
Abstract: 提供了一种半导体器件及其制造方法，该半导体器件包括接合在一起的第一半导体芯片和第二半导体芯片。第一半导体芯片包括第一基板、设置在第一基板上并且具有顶表面的第一绝缘层、嵌入在第一绝缘层中并且具有与第一绝缘层的顶表面基本齐平的顶表面的第一金属焊盘、以及设置在第一绝缘层和第一金属焊盘之间的第一阻挡件。第二半导体芯片以与第一半导体芯片相似的构造包括第二基板、第二绝缘层、第二金属焊盘和第二阻挡件。第一绝缘层的顶表面和第二绝缘层的底表面被接合以提供接合界面，第一金属焊盘和第二金属焊盘被连接，并且第一绝缘层的部分与第一金属焊盘的侧部区域接触。
-
Patent Agency Ranking
公开(公告)号：CN109935524A
公开(公告)日：2019-06-25
申请号：CN201811465732.2
申请日：2018-12-03
Applicant: 三星电子株式会社
Abstract: 一种基底结合设备和一种结合基底的方法，该设备包括：上卡盘，将第一基底固定到上卡盘的下表面上，使得第一基底向下变形为凹表面轮廓；下卡盘，布置在上卡盘下方并且将第二基底固定到下卡盘的上表面上，使得第二基底向上变形为凸表面轮廓；以及卡盘控制器，控制上卡盘和下卡盘以分别固定第一基底和第二基底，并且生成将第二基底的形状从平坦表面轮廓改变为凸表面轮廓的形状参数。
-
公开(公告)号：CN109103124A
公开(公告)日：2018-12-28
申请号：CN201810521429.3
申请日：2018-05-25
Applicant: 三星电子株式会社
IPC: H01L21/67
Abstract: 本发明提供一种晶片结合装置，用于在晶片结合工艺和/或包括所述晶片结合装置的晶片结合系统中精确地检测晶片的结合状态。所述晶片结合装置包括：第一支撑板，包括第一表面和用于真空吸附在第一表面上设置的第一晶片的真空槽；第二支撑板，包括面对第一表面的第二表面。第二晶片在第二表面上。所述晶片结合装置和/或所述晶片结合系统包括位于第一支撑板的中心部分处的结合引发器和位于第一支撑板上的区域传感器，所述区域传感器被配置为检测第一晶片与第二晶片之间的结合的传播状态。
-
公开(公告)号：CN106992162A
公开(公告)日：2017-07-28
申请号：CN201710037091.X
申请日：2017-01-18
Applicant: 三星电子株式会社
IPC: H01L23/48 , H01L25/065
Abstract: 本公开提供一种具有TSV结构的多重堆叠器件。该多重堆叠器件包括：下部器件，具有下基板、在下基板上的第一绝缘层以及在第一绝缘层上的硅通孔(TSV)焊盘；中间器件，具有中间基板、在中间基板上的第二绝缘层以及在第二绝缘层上的第一TSV凸块；上部器件，具有上基板、在上基板上的第三绝缘层以及在第三绝缘层上的第二TSV凸块；以及TSV结构，穿过上基板、第三绝缘层、第二绝缘层以及中间基板以连接到第一TSV凸块、第二TSV凸块和TSV焊盘。在中间基板与TSV结构之间的绝缘的第一TSV间隔物和在上基板与TSV结构之间的绝缘的第二TSV间隔物沿堆叠方向间隔开。
-
公开(公告)号：CN119562529A
公开(公告)日：2025-03-04
申请号：CN202411662244.6
申请日：2022-07-25
Applicant: 三星电子株式会社
IPC: H10B80/00 , H01L23/373 , H01L23/544 , H01L23/488 , H01L21/60
Abstract: 提供了一种半导体封装件。所述半导体封装件包括直接结合在一起的第一半导体芯片和第二半导体芯片，其中，第一半导体芯片包括第一半导体基底、顺序地堆叠在第一半导体基底的第一表面上的第一半导体元件层和第一布线结构、在第一布线结构上的第一连接垫和第一测试垫、第一钝化膜、第一层间绝缘膜、连接垫开口、测试垫开口、第一前侧结合垫以及第一后侧结合垫，其中，第二半导体芯片包括第二半导体基底，顺序地堆叠在第二半导体基底的第三表面上的第二半导体元件层和第二布线结构以及在第二半导体基底的第四表面上结合到第一前侧结合垫的第一后侧结合垫，第一半导体芯片与第二半导体芯片之间没有任何间隙，并且第一测试垫不电连接到第二半导体芯片。
-
公开(公告)号：CN118507452A
公开(公告)日：2024-08-16
申请号：CN202410173761.0
申请日：2024-02-07
Applicant: 三星电子株式会社
Abstract: 提供了一种半导体装置。所述半导体装置包括第一基底结构和堆叠在第一基底结构上的第二基底结构。第一基底结构包括：多个第一键合垫，在第一基底的第一管芯区域中；第一钝化层，在第一基底上，并且暴露第一键合垫；以及多个第一虚设图案，在第一划片区域中位于第一钝化层中。第二基底结构包括：多个第二键合垫，在第二基底的第二管芯区域中；第二钝化层，在第二基底上并暴露第二键合垫；以及多个第二虚设图案，在第二划片区域中位于第二钝化层中。第一键合垫和第二键合垫彼此直接键合。
-
-
-
-
-
-
-
-
-
Search Results
33
records
(took 0.029 seconds)
