-
公开(公告)号：CN102645773A
公开(公告)日：2012-08-22
申请号：CN201210116918.3
申请日：2007-11-16
Applicant: 三星电子株式会社
CPC classification number: G09G3/3677 , G02F1/13454 , G09G2310/0286 , G09G2340/145 , G11C19/184
Abstract: 本发明公开了一种栅极驱动电路和一种具有该栅极驱动电路的液晶显示器。该栅极驱动电路具有第一级，第一级包括：上拉驱动单元，从第二级接收第一进位信号并且分别在预先时间段期间、栅极活跃时间段期间、第一栅极不活跃时间段期间和第二栅极不活跃时间段期间向第一节点输出具有第一电压、第二电压、第三电压和第四电压的控制信号；上拉单元，接收控制信号并且在栅极活跃时间段期间向第二节点输出栅极导通信号；进位输出单元，接收控制信号并且在栅极活跃时间段期间向第三级输出第二进位信号；下拉单元，接收来自第二级的栅极导通信号并且在第二栅极不活跃时间段期间向第一节点输出具有第四电压电平的控制信号。
-
公开(公告)号：CN101089939B
公开(公告)日：2011-09-14
申请号：CN200710108992.X
申请日：2007-06-11
Applicant: 三星电子株式会社
Abstract: 本发明公开了一种栅极驱动电路和具有该栅极驱动电路的显示装置，该栅极驱动电路包括在一帧内的第一时间段内分别将当前栅极信号和当前负载信号上拉至第一时钟的上拉部分和负载部分。下拉部分接收下一栅极信号，以将当前栅极信号放电至电源电压。上拉驱动部分连接到负载部分和上拉部分的控制端(Q节点)，以导通和截止负载部分和上拉部分。在一帧内的第二时间段内，浮置防止部分响应第一时钟来防止负载部分的输出端浮置。
-
Patent Agency Ranking
公开(公告)号：CN100446252C
公开(公告)日：2008-12-24
申请号：CN200410086667.4
申请日：2004-12-10
Applicant: 三星电子株式会社
CPC classification number: H01L27/124
Abstract: 本发明提供了一种薄膜晶体管阵列面板，在基片上形成形成具有栅极的多条栅极线且在覆盖栅极线的栅极绝缘层上形成半导体层。在该栅极绝缘层上形成与栅极线交叉的多条数据线，并且沿着平行且邻接数据线的方向形成多个漏极。而且，形成多个存储电容器导体以与漏极连接且与邻接的栅极线重叠。在上述结构之上形成由有机材料组成的钝化层且具有接触孔。而且，形成多个像素电极以通过接触孔与漏极进行电连接。
-
公开(公告)号：CN100444391C
公开(公告)日：2008-12-17
申请号：CN200610051302.7
申请日：2006-01-05
Applicant: 三星电子株式会社
Inventor： 金景旭
CPC classification number: G02F1/136204
Abstract: 本发明公开了薄膜晶体管基板、其制造方法和具有其的液晶显示面板。所述薄膜晶体管基板包括：包括漏电极的薄膜晶体管；形成于所述薄膜晶体管上的第一钝化膜；形成于所述第一钝化膜上且具有比所述第一钝化膜更低电阻率的第二钝化膜；和形成于所述第二钝化膜上且包括电连接到所述漏电极的第一像素区以及从所述漏电极和第一像素区电隔离的第二像素区的像素电极。因此，当电源关时，薄膜晶体管基板有效地释放积聚在像素中的电荷。
-
公开(公告)号：CN101320740A
公开(公告)日：2008-12-10
申请号：CN200810107943.9
申请日：2008-05-21
Applicant: 三星电子株式会社
IPC: H01L27/12 , H01L23/522 , H01L21/84 , H01L21/768 , G02F1/1362 , G02F1/136
CPC classification number: G02F1/136209 , G02F2001/136236
Abstract: 本发明公开显示基板，显示基板制造方法和具有显示基板的显示设备。显示基板包括栅极线、数据线、薄膜晶体管、像素电极和挡光层。数据线与栅极线绝缘并且与栅极线交叉。薄膜晶体管连接到栅极线和数据线。薄膜晶体管形成在像素中。像素电极形成在像素中并连接到薄膜晶体管。挡光层由与数据线相同的层形成，其中挡光层与数据线的侧边相邻。
-
公开(公告)号：CN101089939A
公开(公告)日：2007-12-19
申请号：CN200710108992.X
申请日：2007-06-11
Applicant: 三星电子株式会社
Abstract: 本发明公开了一种栅极驱动电路和具有该栅极驱动电路的显示装置，该栅极驱动电路包括在一帧内的第一时间段内分别将当前栅极信号和当前负载信号上拉至第一时钟的上拉部分和负载部分。下拉部分接收下一栅极信号，以将当前栅极信号放电至电源电压。上拉驱动部分连接到负载部分和上拉部分的控制端(Q节点)，以导通和截止负载部分和上拉部分。在一帧内的第二时间段内，浮置防止部分响应第一时钟来防止负载部分的输出端浮置。
-
公开(公告)号：CN1627517A
公开(公告)日：2005-06-15
申请号：CN200410086667.4
申请日：2004-12-10
Applicant: 三星电子株式会社
CPC classification number: H01L27/124
Abstract: 本发明提供了一种薄膜晶体管阵列面板，在基片上形成形成具有栅极的多条栅极线且在覆盖栅极线的栅极绝缘层上形成半导体层。在该栅极绝缘层上形成与栅极线交叉的多条数据线，并且沿着平行且邻接数据线的方向形成多个漏极。而且，形成多个存储电容器导体以与漏极连接且与邻接的栅极线重叠。在上述结构之上形成由有机材料组成的钝化层且具有接触孔。而且，形成多个像素电极以通过接触孔与漏极进行电连接。
-
-
-
-
-
-
Search Results
17
records
(took 0.025 seconds)
