公开(公告)号：CN117377319A

公开(公告)日：2024-01-09

申请号：CN202310713406.3

申请日：2023-06-15

Applicant: 三星电子株式会社

Inventor： 赵始衍 ,  崔贤默 ,  金志红

IPC: H10B43/35 ,  H10B43/27 ,  H10B43/40

Abstract: 在制造半导体器件的方法中，沿垂直于衬底的上表面的第一方向在衬底上交替并重复地形成绝缘层和第一栅电极层以形成模制层。第一栅电极层包括掺杂有具有第一导电类型的杂质的硅。穿过模制层形成开口以暴露衬底的上表面。分别去除第一栅电极层的与开口相邻的部分以形成间隙。分别在间隙中形成水平沟道。每个水平沟道包括掺杂有具有第二导电类型的杂质的硅。在开口中形成沿第一方向延伸的竖直栅极结构。穿过模制层形成存储沟道结构以接触衬底的上表面。

公开(公告)号：CN116390498A

公开(公告)日：2023-07-04

申请号：CN202211698931.4

申请日：2022-12-28

Applicant: 三星电子株式会社

Inventor： 金志红

IPC: H10B80/00 ,  H10B43/00 ,  H10B63/00 ,  G11C16/24 ,  G11C16/08

Abstract: 一种半导体器件包括：第一非易失性存储结构，第一非易失性存储结构包括第一堆叠结构和第一垂直存储结构，第一垂直存储结构穿透所述第一堆叠结构；第二非易失性存储结构，第二非易失性存储结构包括第二堆叠结构和第二垂直存储结构，第二垂直存储结构穿透所述第二堆叠结构；以及外围电路结构，外围电路结构电连接到第一非易失性存储结构和第二非易失性存储结构。外围电路结构、第一非易失性存储结构和第二非易失性存储结构彼此垂直地交叠。第一垂直存储结构包括包括有第一数据存储材料层的第一数据存储结构。第二垂直存储结构包括包括有与所述第一数据存储材料层不同的第二数据存储材料层的第二数据存储结构。

公开(公告)号：CN100576450C

公开(公告)日：2009-12-30

申请号：CN200510116124.7

申请日：2005-10-26

Applicant: 三星电子株式会社

Inventor： 吕寅准 ,  李源俊 ,  金泰贤 ,  金志红 ,  尹炳文

IPC: H01L21/28 ,  H01L21/768

CPC classification number: H01L27/11521 ,  H01L27/115

Abstract: 一种制造半导体器件的方法，包括，在衬底上形成绝缘图形。绝缘图形具有露出衬底表面的至少一个开口。然后，在衬底上形成第一多晶硅层，以便第一多晶硅层填充开口。第一多晶硅层还包括在其中的空隙。第一多晶硅层的上部被除去，以便空隙扩大到凹部，以及凹部被露出。在衬底上形成第二多晶硅层，以便第二多晶硅层填充凹部。