公开(公告)号：CN108932960A

公开(公告)日：2018-12-04

申请号：CN201810522583.2

申请日：2018-05-28

Applicant: 三星电子株式会社

Inventor： 孙永训 ,  金始弘 ,  李昶教 ,  崔桢焕 ,  河庆洙

IPC: G11C11/4063 ,  G11C11/408 ,  G11C11/4094

Abstract: 本发明提供了一种控制包括多个存储器区块的多区块系统中的片内终结器的方法。所述方法包括：当所述多区块存储器系统上电时，使所述多个存储器区块的片内终结器电路进入初始状态；在写操作期间，启用所述多个存储器区块中的写目标存储器区块和非目标存储器区块的片内终结器电路；以及在读操作期间，在启用所述多个存储器区块中的非目标存储器区块的片内终结器电路的同时，禁用所述多个存储器区块中的读目标存储器区块的片内终结器电路。

公开(公告)号：CN102290404A

公开(公告)日：2011-12-21

申请号：CN201110155667.5

申请日：2011-06-10

Applicant: 三星电子株式会社

Inventor： 吴台荣 ,  朴光一 ,  裴升浚 ,  梁润硕 ,  孙宁洙 ,  金始弘

IPC: H01L25/065 ,  H01L23/48 ,  H01L21/98 ,  G06K19/077

CPC classification number: H01L25/0657 ,  H01L24/16 ,  H01L24/94 ,  H01L25/50 ,  H01L2224/0557 ,  H01L2224/06131 ,  H01L2224/06135 ,  H01L2225/06541 ,  H01L2924/00014 ,  H01L2924/0002 ,  H01L2924/01004 ,  H01L2924/01006 ,  H01L2924/01033 ,  H01L2924/01047 ,  H01L2924/01082 ,  H01L2924/014 ,  H01L2924/14 ,  H01L2924/15311 ,  H01L2924/30105 ,  H01L2224/05552

Abstract: 一种半导体芯片封装，包括基板、放置在基板上的第一层以及放置在第一层上并基本上类似于第一层的第二层。第一层具有第一输入/输出(I/O)电路、延伸通过第一载体主体并连接至第一输入/输出(I/O)电路的第一贯穿过孔以及与第一I/O电路不连接的第二贯穿过孔。第二层包括第二I/O电路、连接至第二I/O电路的第三贯穿过孔以及延与第二I/O电路不连接的第四贯穿过孔。第一贯穿过孔连接至第四贯穿过孔，并且第二贯穿过孔连接至第三贯穿过孔。可以通过堆叠层，改变第二层相对于第一层的取向以确保第一贯穿过孔连接至第四贯穿过孔，并且第二贯穿过孔连接至第三贯穿过孔，来制造封装。

公开(公告)号：CN112951287B

公开(公告)日：2022-02-25

申请号：CN202110219921.7

申请日：2018-05-28

Applicant: 三星电子株式会社

Inventor： 孙永训 ,  金始弘 ,  李昶教 ,  崔桢焕 ,  河庆洙

IPC: G11C7/10 ,  G11C7/24 ,  G11C5/14

公开(公告)号：CN109817252B

公开(公告)日：2021-04-13

申请号：CN201811390156.X

申请日：2018-11-21

Applicant: 三星电子株式会社

Inventor： 金荣勋 ,  金始弘 ,  吴台荣 ,  河庆洙

IPC: G11C7/22 ,  G06F13/16 ,  G11C7/10

Abstract: 公开了一种用于支持命令总线训练模式的存储装置及操作其的方法。提供了一种用于支持命令总线训练(CBT)模式的存储装置及操作所述存储装置的方法。存储装置被配置为：响应于第一数据信号的逻辑电平而进入CBT模式或从CBT模式退出，其中，第一数据信号不包括在用于在CBT模式下输出CBT图案的与命令/地址信号一一对应的第二数据信号中。存储装置还被配置为在CBT模式下进行以下操作：根据由与第二数据信号相关联的端子接收的第二参考电压设置代码来改变参考电压值，将命令/地址信号或一对数据时钟信号终结到与存储在模式寄存器中的片上终结(ODT)代码设置相应的电阻值，并且关闭数据信号的ODT。

公开(公告)号：CN110060970A

公开(公告)日：2019-07-26

申请号：CN201811502453.9

申请日：2018-12-10

Applicant: 三星电子株式会社

Inventor： 孙永训 ,  金始弘 ,  吴台荣 ,  河庆洙

IPC: H01L23/488 ,  H01L23/52 ,  G11C5/06

Abstract: 一种半导体存储器包括：布置在第一方向上的多个第一焊盘；多个第二焊盘，平行于所述多个第一焊盘且在第一方向上布置；多个第三焊盘，布置在垂直于第一方向的第二方向上；以及多个第四焊盘，布置在第二方向上。半导体存储器还包括在第二方向上从所述多个第一焊盘延伸的第一互连线以及在与第二方向相反的方向上从所述多个第二焊盘延伸的第二互连线，第一互连线连接到所述多个第三焊盘，第二互连线连接到所述多个第四焊盘。

公开(公告)号：CN102270504B

公开(公告)日：2016-08-31

申请号：CN201110141841.0

申请日：2011-05-30

Applicant: 三星电子株式会社

Inventor： 吴台荣 ,  朴光一 ,  梁润硕 ,  孙宁洙 ,  金始弘 ,  裵升浚

IPC: G11C16/06

CPC classification number: G11C29/702 ,  G11C7/10 ,  H01L22/22 ,  H01L25/0657 ,  H01L25/18 ,  H01L2224/16 ,  H01L2225/06541

Abstract: 根据本发明构思的一种堆叠半导体存储器件可以包括：多个存储器芯片，堆叠在处理器芯片之上；多个TSV；以及I/O缓冲器。TSV可以穿过存储器芯片并且连接到处理器芯片。I/O缓冲器可以耦接在全部或部分存储器芯片与TSV之间，并且可以基于TSV的缺陷状态选择性地激活。

公开(公告)号：CN102270504A

公开(公告)日：2011-12-07

申请号：CN201110141841.0

申请日：2011-05-30

Applicant: 三星电子株式会社

Inventor： 吴台荣 ,  朴光一 ,  梁润硕 ,  孙宁洙 ,  金始弘 ,  裵升浚

IPC: G11C16/06

CPC classification number: G11C29/702 ,  G11C7/10 ,  H01L22/22 ,  H01L25/0657 ,  H01L25/18 ,  H01L2224/16 ,  H01L2225/06541

Abstract: 根据本发明构思的一种堆叠半导体存储器件可以包括：多个存储器芯片，堆叠在处理器芯片之上；多个TSV；以及I/O缓冲器。TSV可以穿过存储器芯片并且连接到处理器芯片。I/O缓冲器可以耦接在全部或部分存储器芯片与TSV之间，并且可以基于TSV的缺陷状态选择性地激活。