公开(公告)号：CN113224078A

公开(公告)日：2021-08-06

申请号：CN202011264686.7

申请日：2020-11-12

Applicant: 三星电子株式会社

Inventor： 辛承俊 ,  金是完 ,  崔凤贤

IPC: H01L27/1157 ,  H01L27/11573 ,  H01L27/11582

Abstract: 一种三维3D半导体存储器件包括电极结构，所述电极结构包括堆叠在半导体衬底上的多个电极，并且电极结构沿第一方向延伸并在垂直于第一方向的第二方向上通过分离区域彼此间隔开。3D半导体存储器件包括地选择栅电极，所述地选择栅电极包括电极结构的多个电极中的最下面的电极，其中，在地选择栅电极的水平上，分离区域包括第一端部，并且至少一个地选择栅切割区域与分离区域的第一端部重叠，并且使地选择栅电极彼此电隔离。

公开(公告)号：CN112951835A

公开(公告)日：2021-06-11

申请号：CN202011447002.7

申请日：2020-12-09

Applicant: 三星电子株式会社

Inventor： 辛承俊 ,  金是完 ,  崔凤贤

IPC: H01L27/11524 ,  H01L27/11529 ,  H01L27/11548 ,  H01L27/11556 ,  H01L27/1157 ,  H01L27/11573 ,  H01L27/11575 ,  H01L27/11582

Abstract: 一种半导体器件包括下部结构、在下部结构上并从存储器单元区域延伸到连接区域中的堆叠结构、在堆叠结构上在连接区域中的栅极接触插塞、以及在存储器单元区域中穿过堆叠结构的存储器垂直结构，其中堆叠结构包括交替堆叠的层间绝缘层和水平层，其中，在连接区域中，堆叠结构包括阶梯区域和平坦区域，其中阶梯区域包括降低的垫，其中平坦区域包括平坦垫区域、平坦边缘区域以及在平坦垫区域与平坦边缘区域之间的平坦虚设区域，以及其中栅极接触插塞包括在垫上的第一栅极接触插塞、在平坦垫区域上的平坦接触插塞和在平坦边缘区域上的平坦边缘接触插塞。