-
公开(公告)号：CN116259343A
公开(公告)日：2023-06-13
申请号：CN202211490776.7
申请日：2022-11-25
Applicant: 三星电子株式会社
Inventor： 赵诚珍
IPC: G11C11/408 , G11C11/4091 , G11C11/4096 , G11C5/02
Abstract: 存储器设备，包括：存储器组阵列，该存储器组阵列包括第一边缘存储器块、第二边缘存储器块和放置在第一边缘存储器块和第二边缘存储器块之间的多个存储器块；多个读出放大器，位于多个存储器块之间，并且连接多个读出放大器的每一个的一侧上的存储器块的第一位线和多个读出放大器的每一个的另一侧上的存储器块的第一互补位线；第一边缘读出放大器，连接到第一边缘存储器块的第二位线和第二互补位线；和第二边缘读出放大器，连接到第二边缘存储器块的第三位线和第三互补位线。
-
公开(公告)号：CN116206645A
公开(公告)日：2023-06-02
申请号：CN202211517669.9
申请日：2022-11-29
Applicant: 三星电子株式会社
IPC: G11C11/406 , G11C11/408
Abstract: 本公开提供了降低刷新操作中电源噪声的存储器件、其操作方法及包括其的存储器系统。在一些实施例中，一种操作方法包括：响应于接收到第一刷新命令，在第一刷新定时执行多条字线中的第一N条字线同时被刷新的第一正常刷新，并且在第二刷新定时，对该多条字线中与最频繁被激活的最多激活字线相邻的至少一条第一牺牲字线执行第一目标刷新；以及响应于接收到第二刷新命令，在第三刷新定时执行第二N条字线同时被刷新的第二正常刷新，并且在第四刷新定时，对与该最多激活字线相邻的至少一条第二牺牲字线执行第二目标刷新。
-
公开(公告)号：CN115881185A
公开(公告)日：2023-03-31
申请号：CN202211087673.6
申请日：2022-09-07
Applicant: 三星电子株式会社
IPC: G11C11/4076 , G11C11/409
Abstract: 提供了存储器装置、存储器系统和存储器装置的操作方法。所述存储器装置包括：存储器单元阵列，具有连接到字线和位线的多个存储器单元；目标行刷新逻辑，被配置为响应于刷新管理模式命令而对存储器单元阵列的目标行中的至少一个执行刷新操作；弱模式检测器，根据包括在刷新管理模式命令中的寄存器更新位值被激活，并且输出目标行中的每个的风险等级；和模式寄存器电路，根据所述风险等级来更新至少一个模式寄存器值。
-
公开(公告)号：CN108121617B
公开(公告)日：2022-06-07
申请号：CN201711096816.9
申请日：2017-11-09
Applicant: 三星电子株式会社
Abstract: 存储器模块包括数据存储器和至少一个奇偶校验存储器。每个数据存储器包括具有第一存储区域和第二存储区域的第一存储单元阵列，其中，第一存储区域用于存储对应于多个突发长度的数据集，而第二存储区域用于存储用来执行与数据集相关联的错误检测/校正的第一奇偶校验位。至少一个奇偶校验存储器包括具有第一奇偶校验区域和第二奇偶校验区域的第二存储单元阵列，其中，第一奇偶校验区域用于存储与对应于存储在每个数据存储器中的所有数据集的用户数据集相关联的第三奇偶校验位，而第二奇偶校验区域用于存储用于与第三奇偶校验位相关联的错误检测/校正的第二奇偶校验位。
-
公开(公告)号：CN117995236A
公开(公告)日：2024-05-07
申请号：CN202311286941.1
申请日：2023-10-07
Applicant: 三星电子株式会社
IPC: G11C11/406 , G11C11/408 , G11C11/4094 , G11C11/4097
Abstract: 一种存储器件，包括：存储单元阵列，包括耦接到字线和位线的多个存储单元；目标行刷新逻辑，被配置为基于加权访问计数对存储单元阵列执行刷新操作；寄存器，被配置为存储针对多个行地址中的每个行地址的加权访问计数；累加器，被配置为将对应于访问间隔的当前加权访问计数累加到存储在寄存器中的加权访问计数；以及计算器，被配置为计算访问间隔。
-
Patent Agency Ranking
公开(公告)号：CN116434798A
公开(公告)日：2023-07-14
申请号：CN202211562287.8
申请日：2022-12-07
Applicant: 三星电子株式会社
Inventor： 赵诚珍
IPC: G11C11/406 , G11C11/408 , G11C11/4074
Abstract: 提供一种存储器装置及其操作方法和存储器系统。所述存储器装置包括：存储器单元阵列，包括多个存储器单元行；监测单元阵列，被配置为检测所述多个存储器单元行中的牺牲存储器单元行，并且生成位数据；位数据解码器，被配置为：接收位数据，并且基于位数据，生成包括关于牺牲存储器单元行的地址信息的牺牲存储器地址；以及刷新管理器，被配置为基于牺牲存储器地址对牺牲存储器单元行执行刷新操作。
-
公开(公告)号：CN116434797A
公开(公告)日：2023-07-14
申请号：CN202211533031.4
申请日：2022-12-01
Applicant: 三星电子株式会社
IPC: G11C11/401 , G11C11/406 , G11C11/34
Abstract: 公开了半导体存储器装置和在其中执行行锤击处理操作的方法。所述半导体存储器装置包括：存储器单元阵列，存储器单元阵列中具有多行存储器单元；以及行锤击处理器，被配置为在对存储器单元的所述多行执行刷新操作时生成刷新地址。行锤击处理器(RHH)包括：权重分配器，被配置为：接收多个行地址，将权重分配给由此接收的所述多个行地址中的每个，并且生成与所述多个行地址中的每个对应的权重数据。RHH还包括攻击地址生成器，被配置为：基于权重数据来确定存储器单元的行的攻击地址；以及刷新地址生成器，被配置为：接收攻击地址并生成刷新地址，刷新地址包括邻近攻击地址的存储器单元行的地址信息。
-
公开(公告)号：CN116246667A
公开(公告)日：2023-06-09
申请号：CN202211409306.3
申请日：2022-11-10
Applicant: 三星电子株式会社
Inventor： 赵诚珍
IPC: G11C7/10 , G11C8/14 , G11C11/4063
Abstract: 提供了用于控制行锤击的存储器件和方法。该存储器件包括：存储单元阵列，包括字线和存储字线的访问计数值的多个计数器存储单元；以及控制逻辑电路，被配置为在行锤击监测时间范围期间监测访问字线的行地址，并在访问字线的次数大于或等于阈值时，将行地址确定为行锤击地址，其中，行锤击地址要被存储在地址存储器中。控制逻辑电路还被配置为基于指示在地址存储器中不存在用以存储行锤击地址的空闲空间的锁存满信号的激活，阻拦对下一行锤击地址的确定操作。
-
公开(公告)号：CN115966229A
公开(公告)日：2023-04-14
申请号：CN202210769147.1
申请日：2022-06-30
Applicant: 三星电子株式会社
IPC: G11C11/408 , G11C11/4063 , G11C11/401
Abstract: 本申请提供了半导体存储器件及操作半导体存储器件的方法。半导体存储器件包括存储单元阵列、行锤击管理电路、修复控制电路和连接逻辑，存储单元阵列包括均包括易失性存储单元的存储单元行。行锤击管理电路对与存储单元行相关联的访问地址进行计数以存储计数值，并且基于计数值来确定与被密集访问的至少一个存储单元行相关联的锤击地址。修复控制电路包括修复控制器，每个修复控制器包括缺陷地址存储装置并且修复存储单元行当中的缺陷存储单元行。连接逻辑将多个修复控制器当中的未用于存储缺陷地址的第一修复控制器连接到行锤击管理电路。行锤击管理电路将第一修复控制器用作存储访问地址中的部分访问地址的存储资源。
-
公开(公告)号：CN115497534A
公开(公告)日：2022-12-20
申请号：CN202210690938.5
申请日：2022-06-17
Applicant: 三星电子株式会社
IPC: G11C11/406 , G11C11/401
Abstract: 提供了一种存储器件。该存储器件包括：堆叠的多个存储芯片，其中，存储芯片中的每一个包括存储单元阵列，该存储单元阵列包括多个存储单元行；芯片标识符生成器，被配置为生成指示存储芯片中的每一个的芯片标识符的芯片标识符信号；刷新计数器，被配置为响应于刷新命令生成用于刷新存储单元行的目标行地址；以及目标行地址生成器，接收芯片标识符信号和目标行地址，并且基于芯片标识符信号输出目标行地址和将目标行地址反相而获得的反相目标行地址之一作为刷新行地址，并对与刷新行地址相对应的存储单元行执行刷新操作。
-
-
-
-
-
-
-
-
-
Search Results
23
records
(took 0.069 seconds)
