-
公开(公告)号：CN116096075A
公开(公告)日：2023-05-09
申请号：CN202211186615.9
申请日：2022-09-27
Applicant: 三星电子株式会社
IPC: H10B12/00 , H01L21/764
Abstract: 一种半导体器件，包括：叠层，包括在衬底上彼此堆叠的导电结构和绝缘结构，其中，该叠层沿基本平行于衬底的上表面的第一方向延伸；第一间隔物、第二间隔物和第三间隔物，在基本平行于衬底的上表面并与第一方向相交的第二方向上彼此顺序地堆叠在叠层的侧壁上；以及封盖图案，设置在第二间隔物上，其中：第二间隔物是包括空气的空气间隔物，并且第三间隔物的一部分的上表面与封盖图案的上表面基本共面。
-
公开(公告)号：CN119677095A
公开(公告)日：2025-03-21
申请号：CN202410512536.5
申请日：2024-04-26
Applicant: 三星电子株式会社
Inventor： 李蕙兰
Abstract: 半导体器件包括第一衬底以及在第一衬底上的沿第一方向间隔开的第一存储块和第二存储块，第一存储块包括：沿第二方向间隔开的第一位线、与第一位线的侧表面接触并且沿一个方向延伸的第一半导体图案、以及电连接到第一半导体图案的端部的第一电容器；第二存储块包括：沿第二方向间隔开的第二位线、与第二位线的侧表面接触并且沿第一方向延伸的第二半导体图案、以及电连接到第二半导体图案的端部的第二电容器。第一电容器分别包括具有氧化硅或金属氧化物中的一种的第一介电层，并且第二电容器分别包括具有铁电材料或反铁电材料中的一种的第二介电层。
-
公开(公告)号：CN118843319A
公开(公告)日：2024-10-25
申请号：CN202410113550.8
申请日：2024-01-26
Applicant: 三星电子株式会社
Abstract: 一种半导体器件可以包括：基板；半导体图案，所述半导体图案堆叠在所述基板上、在平行于所述基板的顶表面的第一方向上延伸、并且彼此间隔开；栅电极，所述栅电极包括在与所述第一方向交叉的第二方向上延伸的水平部分、以及与所述水平部分接触并在垂直于所述基板的所述顶表面的第三方向上延伸的竖直部分；栅极电介质层，所述栅极电介质层在所述半导体图案与所述栅电极之间；以及铁电层，所述铁电层在所述栅极电介质层与所述栅电极之间。每一个所述半导体图案包括杂质区和在所述杂质区之间的沟道区，所述竖直部分位于所述沟道区的第一侧表面上，并且所述水平部分位于所述沟道区的顶表面和底表面上。
-
Patent Agency Ranking
公开(公告)号：CN117174720A
公开(公告)日：2023-12-05
申请号：CN202310159917.5
申请日：2023-02-23
Applicant: 三星电子株式会社
IPC: H01L27/146
Abstract: 提供了半导体封装件及制造该半导体封装件的方法。所述半导体封装件包括第一半导体芯片、第二半导体芯片和第三半导体芯片。第二半导体芯片包括半导体基底、在半导体基底的第一表面上的第一布线层、在半导体基底的第二表面上的第二布线层以及穿透半导体基底并将第一布线层和第二布线层电连接的贯穿过孔。半导体基底和贯穿过孔通过间隔件结构彼此间隔开。间隔件结构包括与半导体基底接触的第一衬垫层、与贯穿过孔接触的第二衬垫层、在第一衬垫层与第二衬垫层之间的气隙以及在第一衬垫层和第二衬垫层上密封气隙的覆盖层。
-
公开(公告)号：CN117156845A
公开(公告)日：2023-12-01
申请号：CN202310427354.3
申请日：2023-04-20
Applicant: 三星电子株式会社
IPC: H10B12/00 , H01L23/528
Abstract: 一种半导体存储器包括：衬底，其具有多个有源区；多条字线，其形成在衬底中，并且设置在在第一方向上延伸的多个字线沟槽中；多个单元焊盘图案，其位于多个有源区上；多个位线结构，其形成在衬底上，并且在垂直于第一方向的第二方向上延伸；以及多个隔离绝缘图案，其填充在第二方向上在多个单元焊盘图案之间延伸的多个隔离沟槽的至少一部分，其中，多个隔离绝缘图案中的每一个包括彼此连接并且形成为整体的隔离绝缘线部分和隔离绝缘间隔件部分。隔离绝缘线部分和隔离绝缘间隔件部分设置在多个隔离沟槽中的交替的隔离沟槽中，并且在第二方向上延伸。
-
公开(公告)号：CN116171049A
公开(公告)日：2023-05-26
申请号：CN202210937645.2
申请日：2022-08-05
Applicant: 三星电子株式会社
Abstract: 一种半导体器件包括：衬底，该衬底包括由器件隔离图案限定的有源部分；字线，位于衬底中，字线跨过有源部分并在第一方向上延伸；位线，跨过有源部分和字线，并且在与第一方向相交的第二方向上延伸；第一焊盘，位于有源部分的端部上；第一接触部，位于第一焊盘上并在第一方向上与位线相邻；以及绝缘分离图案，位于字线上并在第二方向上与第一接触部相邻，其中第一接触部包括：阻挡图案，位于第一焊盘上；以及导电图案，从阻挡图案竖直地延伸，以及第一接触部的导电图案的侧表面与绝缘分离图案直接接触。
-
公开(公告)号：CN116096078A
公开(公告)日：2023-05-09
申请号：CN202211290621.9
申请日：2022-10-20
Applicant: 三星电子株式会社
IPC: H10B12/00 , H01L21/764 , H01L21/763
Abstract: 一种半导体器件，包括：导电接触插塞，置在衬底上；位线结构，设置在导电接触插塞上；第一间隔物和第二间隔物；以及封盖图案，设置在第一间隔物和第二间隔物上。导电接触插塞包括具有第一宽度的下部和具有比第一宽度窄的第二宽度的上部。位线结构包括在竖直方向上堆叠的导电结构和绝缘结构。第一间隔物和第二间隔物在水平方向上堆叠在导电接触插塞的下部的侧壁上。封盖图案覆盖导电接触插塞的上部的侧壁。第一间隔物直接接触导电接触插塞的下部的侧壁，并且包括空气。
-
公开(公告)号：CN112117276A
公开(公告)日：2020-12-22
申请号：CN202010512067.9
申请日：2020-06-08
Applicant: 三星电子株式会社
IPC: H01L27/108 , H01L21/8242
Abstract: 提供了一种半导体装置。所述半导体装置包括位线结构、第一盖图案、第二盖图案、第一接触插塞结构、第二接触插塞结构和电容器。位线结构在单元区域和虚设区域上延伸。第一盖图案在单元区域上与位线结构相邻。第二盖图案在虚设区域上与位线结构相邻。第一接触插塞结构在单元区域上与位线结构和第一盖图案相邻，并且包括顺序地堆叠的下接触插塞和第一上接触插塞。第二接触插塞结构在虚设区域上与位线结构和第二盖图案相邻，并且包括顺序地堆叠的虚设下接触插塞和第二上接触插塞。电容器在单元区域上与第一接触插塞结构的上表面接触。
-
-
-
-
-
-
-
Search Results
18
records
(took 0.034 seconds)
