公开(公告)号：CN113809087A

公开(公告)日：2021-12-17

申请号：CN202110663217.0

申请日：2021-06-15

Applicant: 三星电子株式会社

Inventor： 金俊亨 ,  权泰穆 ,  李昇珉

IPC: H01L27/11524 ,  H01L27/11529 ,  H01L27/11556 ,  H01L27/1157 ,  H01L27/11573 ,  H01L27/11582

Abstract: 一种半导体器件，包括：第一栅电极；第一沟道结构，穿透所述第一栅电极并且包括第一沟道层和第一沟道填充绝缘层；所述第一栅电极上方的第二栅电极；第二沟道结构，穿透所述第二栅电极并且包括第二沟道层和第二沟道填充绝缘层；以及，中央布线层，在所述第一栅电极和所述第二栅电极之间并且连接到所述第一沟道层和所述第二沟道层，其中，所述第一沟道层和所述第二沟道层在由所述中央布线层包围的区域中彼此连接，并且所述第一沟道填充绝缘层和所述第二沟道填充绝缘层在由所述中央布线层包围的区域中彼此连接。

公开(公告)号：CN115802756A

公开(公告)日：2023-03-14

申请号：CN202211103351.6

申请日：2022-09-09

Applicant: 三星电子株式会社

Inventor： 李昇珉 ,  金俊亨 ,  金江旻 ,  任峻成

IPC: H10B43/10 ,  H10B43/35 ,  H10B43/40 ,  H10B43/50 ,  H10B43/27 ,  H10B41/10 ,  H10B41/35 ,  H10B41/41 ,  H10B41/50 ,  H10B41/27

Abstract: 本发明提供一种半导体器件以及包括该半导体器件的数据存储系统。该半导体器件可以包括：半导体基板；在半导体基板上的外围电路结构；板图案，在外围电路结构上并具有间隙；以及堆叠结构，在板图案上并包括第一堆叠区域和第二堆叠区域。第一堆叠区域可以包括在垂直于半导体基板的上表面的垂直方向上堆叠的栅电极，第二堆叠区域可以包括导体堆叠区域和绝缘体堆叠区域两者，导体堆叠区域包括在垂直方向上堆叠的导电层，绝缘体堆叠区域包括在与导电层基本相同的高度水平处的模制绝缘层。半导体器件还可以包括：垂直存储结构，延伸穿过第一堆叠区域；以及源极接触插塞，电连接到导体堆叠区域的导电层中的至少一个并接触板图案。

公开(公告)号：CN115377110A

公开(公告)日：2022-11-22

申请号：CN202210361554.9

申请日：2022-04-07

Applicant: 三星电子株式会社

Inventor： 金俊亨 ,  金江旻 ,  严泰敏 ,  李昇珉 ,  黃昌善

IPC: H01L27/11524 ,  H01L27/11548 ,  H01L27/11556 ,  H01L27/1157 ,  H01L27/11575 ,  H01L27/11582 ,  H01L27/108

Abstract: 提供了半导体装置和包括半导体装置的电子系统。所述半导体装置包括：基底，包括单元阵列区域和接触区域；多个栅电极，沿与基底的上表面垂直的第一方向布置在基底上，所述多个栅电极在单元阵列区域和接触区域中延伸；多个沟道结构，在单元阵列区域中在第一方向上穿透所述多个栅电极；多个虚设沟道结构，在接触区域中在第一方向上穿透所述多个栅电极；多个单元栅极接触件，在接触区域中在第一方向上延伸并且各自电连接到所述多个栅电极中的相应的一个栅电极；以及多个虚设接触件，在所述多个虚设沟道结构上在第一方向上延伸。

公开(公告)号：CN115346992A

公开(公告)日：2022-11-15

申请号：CN202210517467.8

申请日：2022-05-12

Applicant: 三星电子株式会社

Inventor： 金俊亨 ,  金江旻 ,  李昌焕 ,  严太敏 ,  李昇珉

IPC: H01L27/11556 ,  H01L27/11521 ,  H01L27/11582 ,  H01L27/11568

Abstract: 一种半导体器件包括：第一结构，该第一结构包括衬底、电路器件、电连接至电路器件的下互连结构；以及第二结构，在第一结构上。第二结构包括：导电板层；栅电极，在导电板层上，并在第一方向上延伸；分离区，穿透栅电极，并在第一方向上延伸；沟道结构，穿透栅电极，并分别包括沟道层；贯通接触插塞，与栅电极间隔开，并在竖直方向上延伸，以电连接至第一结构的下互连结构；第一接触部和第二接触部，分别电连接至沟道层和贯通接触插塞；位线，将第一接触部和第二接触部中的至少各一个彼此电连接；以及虚设接触部，连接至位线，并与贯通接触插塞间隔开。

公开(公告)号：CN113451321A

公开(公告)日：2021-09-28

申请号：CN202110323278.2

申请日：2021-03-26

Applicant: 三星电子株式会社

Inventor： 金俊亨 ,  千志成 ,  孙仑焕 ,  李昇珉

IPC: H01L27/11563 ,  H01L27/11568 ,  H01L27/11578

Abstract: 一种半导体器件包括：下部结构；第一上部结构，包括下栅极层并在下部结构上；第二上部结构，包括上栅极层并在第一上部结构上；分隔结构，在下部结构上并穿透第一上部结构和第二上部结构；存储器垂直结构，在分隔结构之间穿透下栅极层和上栅极层；第一接触插塞，穿透第一上部结构和第二上部结构并与下栅极层和上栅极层间隔开。第一接触插塞和存储器垂直结构中的每个包括具有弯曲部分的侧表面。该侧表面的弯曲部分设置在第一高度水平面和第二高度水平面之间，下栅极层中的最上面的栅极层设置在该第一高度水平面上，上栅极层中的最下面的栅极层设置在该第二高度水平面上。