公开(公告)号：CN108074596A

公开(公告)日：2018-05-25

申请号：CN201710800290.1

申请日：2017-09-07

Applicant: 三星电子株式会社

Inventor： 金采勋 ,  千镇泳 ,  全允英

IPC: G11C7/12 ,  G11C16/24

CPC classification number: G11C7/12 ,  G11C5/147 ,  G11C7/1048 ,  G11C7/1057 ,  G11C7/106 ,  G11C7/18 ,  G11C11/4091 ,  G11C11/5642 ,  G11C16/0483 ,  G11C16/24 ,  G11C2211/5642

Abstract: 本发明涉及一种页缓冲区，包括预充电单元、位线连接单元和数据输入和输出单元，在预充电时间期间，所述预充电单元通过第一预充电线预充电存储器单元阵列的被选择的存储器单元的位线并且通过第二预充电线预充电感测节点，所述位线连接单元连接在位线和感测节点之间并包括连接到第一预充电线的连接节点，在扩展时间期间，所述位线连接单元基于位线连接控制信号和感测节点电压控制信号控制感测节点的电压，且所述数据输入和输出单元在感测时间期间通过感测所述感测节点的电压的电平产生感测数据。

公开(公告)号：CN107393590A

公开(公告)日：2017-11-24

申请号：CN201710218129.3

申请日：2017-04-05

Applicant: 三星电子株式会社 ,  延世大学校 ,  产学协力团

Inventor： 李耀翰 ,  金志锡 ,  俞昌渊 ,  千镇泳 ,  张实完 ,  高准英 ,  郑盛旭 ,  金志秀

IPC: G11C16/08

CPC classification number: G11C16/10 ,  G11C11/5628 ,  G11C16/0466 ,  G11C16/0483 ,  G11C16/24 ,  G11C16/3459 ,  G11C16/08

Abstract: 一种包括排列在多个单元串中的多个存储单元的非易失性存储设备的编程方法包括：顺序地在第一间隔期间将第一通过电压施加到连接到多个存储单元的字线的未选择的字线并在第二间隔期间将高于第一通过电压的第二通过电压施加到未选择的字线；以及在第一间隔中将编程电压施加到连接到多个存储单元的字线的选择的字线之后，将低于编程电压的放电电压施加到选择的字线，以及在第二间隔期间将编程电压施加到选择的字线。

公开(公告)号：CN116137175A

公开(公告)日：2023-05-19

申请号：CN202211443140.7

申请日：2022-11-17

Applicant: 三星电子株式会社

Inventor： 千镇泳 ,  徐民宰 ,  金武星

IPC: G11C16/30 ,  G11C16/24

Abstract: 提供了页缓冲器电路以及包括该页缓冲器电路的存储器件。一种非易失性存储器件包括：存储单元；位线，所述位线连接到所述存储单元；第一交叉耦合反相器，所述第一交叉耦合反相器用于存储通过连接到所述位线的读出节点从所述存储单元读出的数据；第一晶体管和第二晶体管，所述第一晶体管和所述第二晶体管分别连接到所述第一交叉耦合反相器的相应端并且分别将接地电压传输到所述第一交叉耦合反相器的所述相应端；以及控制电路，所述控制电路用于在初始化时段和预充电时段中的至少一者内操作所述第一晶体管和所述第二晶体管至少一次，在所述初始化时段中所述读出节点被放电，在所述预充电时段中所述位线被预充电。

公开(公告)号：CN115359827A

公开(公告)日：2022-11-18

申请号：CN202210069001.6

申请日：2022-01-20

Applicant: 三星电子株式会社

Inventor： 姜仁昊 ,  朴一汉 ,  千镇泳

IPC: G11C16/10 ,  G11C16/08 ,  G11C16/24

Abstract: 一种页缓冲器电路包括连接到多个位线的多个页缓冲器。多个页缓冲器中的每一个包括：位线选择晶体管，被配置为将多个位线中的相应位线连接到感测节点；预充电电路，被配置为对感测节点进行预充电；以及动态锁存电路，被配置为将数据存储在存储节点中。多个页缓冲器中的每一个被配置为通过存储节点和感测节点之间的电荷共享来刷新存储节点中存储的数据。

公开(公告)号：CN108074596B

公开(公告)日：2022-08-16

申请号：CN201710800290.1

申请日：2017-09-07

Applicant: 三星电子株式会社

Inventor： 金采勋 ,  千镇泳 ,  全允英

IPC: G11C7/12 ,  G11C16/24

Abstract: 本发明涉及一种页缓冲区，包括预充电单元、位线连接单元和数据输入和输出单元，在预充电时间期间，所述预充电单元通过第一预充电线预充电存储器单元阵列的被选择的存储器单元的位线并且通过第二预充电线预充电感测节点，所述位线连接单元连接在位线和感测节点之间并包括连接到第一预充电线的连接节点，在扩展时间期间，所述位线连接单元基于位线连接控制信号和感测节点电压控制信号控制感测节点的电压，且所述数据输入和输出单元在感测时间期间通过感测所述感测节点的电压的电平产生感测数据。

公开(公告)号：CN104052498A

公开(公告)日：2014-09-17

申请号：CN201410096588.5

申请日：2014-03-14

Applicant: 三星电子株式会社

Inventor： 尹翔镛 ,  金经纶 ,  千镇泳

IPC: H03M13/11 ,  G06F11/10

CPC classification number: G11C29/50004 ,  G06F11/1048 ,  G06F11/1068 ,  G11C11/56 ,  G11C16/34 ,  G11C29/026 ,  G11C29/028 ,  H03M13/3927

Abstract: 提供了一种最优化用于纠正与存储在非易失性存储器设备中的数据有关的错误的对数似然比（LLR）的方法。在该方法中，监控包括在非易失性存储器设备中的多个存储器单元的阈值电压分布的变化，并且基于监控结果更新用于存储器单元的LLR。即使存储器单元的特性退化，LLR仍持续地维持在最优值。