-
公开(公告)号：CN105745748A
公开(公告)日：2016-07-06
申请号：CN201480063707.5
申请日：2014-11-19
Applicant: 美高森美SoC公司
IPC: H01L21/8234 , H01L21/8247
CPC classification number: H01L29/66492 , H01L21/265 , H01L29/0653 , H01L29/0847 , H01L29/665 , H01L29/7833 , H01L29/7835
Abstract: 一种高压晶体管包括有源区，有源区包括由浅沟槽隔离的边界的内边缘限定的第一导电类型的扩散区。具有侧边缘和端部边缘的栅极设置在有源区之上。与第一导电类型相反的第二导电类型的分隔开的源极区和漏极区关于栅极的侧边缘向外设置在有源区中。比源极区和漏极区更轻掺杂的第二导电类型的轻掺杂区包围源极区和漏极区并且在源极区和漏极区之间朝向栅极向内延伸以限定沟道，并且朝向浅沟槽隔离的所有内边缘向外延伸。从至少漏极区的轻掺杂区的外部边缘与浅沟槽隔离的内边缘分隔开。
-
公开(公告)号：CN111433904B
公开(公告)日：2024-04-16
申请号：CN201880066973.1
申请日：2018-11-30
Applicant: 美高森美SOC公司
IPC: H01L21/8234 , H01L27/088 , H01L21/8238 , H01L27/092
Abstract: 本公开提供了一种集成电路，该集成电路包括多个低电压FinFET晶体管，该多个低电压FinFET晶体管各自具有沟道长度l和沟道宽度w，该低电压FinFET晶体管具有第一阈值电压沟道注入和第一栅极电介质厚度。该集成电路还包括多个高电压FinFET晶体管，该多个高电压FinFET晶体管各自具有沟道长度l和沟道宽度w，该高电压FinFET晶体管具有大于第一阈值电压沟道注入的第二阈值电压沟道注入和大于第一栅极电介质厚度的第二栅极电介质厚度。
-
-
公开(公告)号：CN108475526B
公开(公告)日：2022-01-25
申请号：CN201680075514.0
申请日：2016-12-15
Applicant: 美高森美SOC公司
Abstract: 一种低漏泄电阻式随机存取存储器单元包括互补的位线对和开关节点。第一ReRAM器件连接到位线中的第一位线。p沟道晶体管具有连接到ReRAM器件的源极、连接到开关节点的漏极、以及连接到偏置电势的栅极。第二ReRAM器件连接到位线中的第二位线。n沟道晶体管具有连接到ReRAM器件的源极、连接到开关节点的漏极、以及连接到偏置电势的栅极。
-
公开(公告)号：CN108475526A
公开(公告)日：2018-08-31
申请号：CN201680075514.0
申请日：2016-12-15
Applicant: 美高森美SOC公司
CPC classification number: H03K19/1776 , G11C13/0026 , G11C13/003 , G11C13/0069 , G11C2213/79 , H01L24/26 , H01L27/2436 , H01L27/2454 , H01L27/2463 , H01L45/12 , H03K19/0941
Abstract: 一种低漏泄电阻式随机存取存储器单元包括互补的位线对和开关节点。第一ReRAM器件连接到位线中的第一位线。p沟道晶体管具有连接到ReRAM器件的源极、连接到开关节点的漏极、以及连接到偏置电势的栅极。第二ReRAM器件连接到位线中的第二位线。n沟道晶体管具有连接到ReRAM器件的源极、连接到开关节点的漏极、以及连接到偏置电势的栅极。
-
Patent Agency Ranking
公开(公告)号：CN107431489A
公开(公告)日：2017-12-01
申请号：CN201680017779.5
申请日：2016-02-19
Applicant: 美高森美SOC公司
Inventor： P·莱迪
IPC: H03L7/093
Abstract: 数字锁相环包括被配置成以某一频率产生输出信号的数控振荡器。相位比较器将输出信号或从其导出的信号与参考信号作比较以产生相位误差信号。第一环路滤波器根据相位比较器的输出产生针对数控振荡器的第一控制信号。耦合至相位比较器的输出的频率误差测量电路产生频率误差信号。第二环路滤波器根据频率误差测量电路的输出产生针对数控振荡器的第二控制信号。电路将第一和第二控制信号组合并将经组合的控制信号提供给数控振荡器。
-
公开(公告)号：CN113366502A
公开(公告)日：2021-09-07
申请号：CN201980089143.5
申请日：2019-07-23
Applicant: 美高森美SOC公司
Abstract: 本发明公开了一种用户可编程集成电路，该用户可编程集成电路包括用户可编程路由网络，该用户可编程路由网络包括能够由用户可编程元件选择性地彼此耦接的多个互连导体。多个矩阵矢量乘法器，每个矩阵矢量乘法器具有多条字线，每条字线耦接到用户可编程路由网络的互连导体中的一个互连导体中的不同的第一互连导体，字线与多条求和位线形成相交，每个相交处的可编程Vt晶体管具有连接到相交字线的栅极、连接到固定电势的源极和连接到相交求和位线的漏极。电荷‑脉冲宽度转换器电路与矩阵矢量乘法器中的每一个矩阵矢量乘法器相关联，每个矩阵矢量乘法器具有耦接到求和位线中的一条求和位线的输入，以及耦接到用户可编程路由网络的互连导体中的不同的第二互连导体的脉冲输出。
-
公开(公告)号：CN110036484B
公开(公告)日：2021-04-30
申请号：CN201780075505.6
申请日：2017-11-21
Applicant: 美高森美SOC公司
Inventor： J·L·麦科勒姆
Abstract: 本发明提供了一种电阻式随机存取存储器单元，该电阻式随机存取存储器单元包括三个电阻式随机存取存储器装置(102，104，106)，每个电阻式随机存取存储器装置均具有离子源层(156，166，186)和固体电解质层(154，164，188)。第一电阻式随机存取存储器装置和第二电阻式随机存取存储器装置串联连接，使得两个离子源层或两个固体电解质层均彼此相邻。第三电阻式随机存取存储器装置与第一电阻式随机存取存储器装置和第二电阻式随机存取存储器装置串联连接。
-
公开(公告)号：CN112292728A
公开(公告)日：2021-01-29
申请号：CN201980040813.4
申请日：2019-04-16
Applicant: 美高森美SOC公司
Inventor： J·L·麦科勒姆
Abstract: 本发明公开了一种用于包括ReRAM单元的行和列的ReRAM存储器单元阵列的布局，每个ReRAM单元位于所述ReRAM单元的行和列中。每个ReRAM单元包括ReRAM器件。第一晶体管耦接在该ReRAM器件和与包含该ReRAM单元的列相关联的第一位线之间。该第一晶体管具有耦接到与包含该ReRAM单元的行相关联的第一字线的栅极。第二晶体管耦接在该ReRAM器件和与包含该ReRAM单元的列相关联的第二位线之间。该第二晶体管具有耦接到与包含该ReRAM单元的行相关联的第二字线的栅极。
-
-
-
-
-
-
-
-
-
Search Results
33
records
(took 0.018 seconds)
