公开(公告)号：CN113702797A

公开(公告)日：2021-11-26

申请号：CN202111259329.6

申请日：2021-10-28

Applicant: 清华大学

Inventor： 曾嵘 ,  陈政宇 ,  吴锦鹏 ,  余占清 ,  杨晨 ,  尚杰

IPC: G01R31/26 ,  G01R1/04

Abstract: 本发明提供一种半导体器件驱动器的测试电路及其控制方法，能够模拟驱动器开通关断功能，电路包括：正向导通支路、反向导通支路、门极接线端和阴极接线端；正向导通支路能够正向导通百安培级脉冲电流，导通期间正向维持低阻态；反向导通支路能够在μs级时间内反向导通和关断kA级电流，导通期间反向维持低阻态；正向导通支路和反向导通支路并联，形成第一端点和第二端点；第一端点与门极接线端相连接；第二端点与阴极接线端相连接；门极接线端和阴极接线端分别用于接入驱动器的门极和阴极；其中，正向导通是指电流从所述门极接线端经过所述测试电路流向所述阴极接线端，反向导通是指电流从所述阴极接线端经过所述测试电路流向所述门极接线端。

公开(公告)号：CN113394961A

公开(公告)日：2021-09-14

申请号：CN202110554171.9

申请日：2021-05-20

Applicant: 清华大学

Inventor： 余占清 ,  陈政宇 ,  刘宇畅 ,  许超群 ,  屈鲁

IPC: H02M1/32

Abstract: 本发明公开了一种复合式耗能装置开关子模块及其防护方法，所述开关子模块包括：晶闸管支路、静态均压支路和电压箝位支路；其中所述晶闸管支路、所述静态均压支路和所述电压箝位支路并联连接。本发明可避免出现由于器件之间承受不相同的电压而提升损坏率的问题，解决了单个子模块拒动故障带来的问题，也避免金属氧化物避雷器损坏而导致整个耗能装置在耗能期间断路损坏。

公开(公告)号：CN111736058B

公开(公告)日：2021-08-10

申请号：CN202010557687.4

申请日：2020-06-18

Applicant: 清华大学

Inventor： 余占清 ,  刘佳鹏 ,  曾嵘 ,  陈政宇 ,  任春频 ,  赵彪

IPC: G01R31/28

Abstract: 本发明公开了一种适用于芯片测试系统的测试平台，包括：承片台，其上设置待测试芯片；至少一测试座，装设于所述承片台上；转接板，电性连接于所述测试座及测试电路；其中，所述待测芯片根据驱动信号进行动作后，所述测试座通过探针或键合线电性连接于所述待测芯片，所述测试电路通过所述转接板采集测量所述待测芯片的电性能参数。

公开(公告)号：CN112858862A

公开(公告)日：2021-05-28

申请号：CN202110016867.6

申请日：2021-01-07

Applicant: 清华大学

Inventor： 赵彪 ,  周文鹏 ,  余占清 ,  曾嵘 ,  吴锦鹏 ,  陈政宇

IPC: G01R31/26 ,  G01R19/08

Abstract: 本发明提供一种用于半导体电流密度分析的磁场反演电流计算方法，包括如下步骤：通过磁场测定装置测定被测半导体同平面近处指定同心圆位置的切向磁场，得到切向磁场测定集合；计算被测半导体同平面近处所述指定同心圆位置的叠加磁场，得到切向磁场计算集合；根据所述切向磁场测定集合与所述切向磁场计算集合构建适应值函数；基于所述适应值函数进行半导体电流的启发式搜索计算。解决现有大功率压接式半导体器件通常为圆饼状或者方形封装的密封结构，受限于这种密封结构，难以探测到内部的电流密度分布情况的问题。

公开(公告)号：CN112786549A

公开(公告)日：2021-05-11

申请号：CN202110031946.4

申请日：2021-01-11

Applicant: 清华大学 ,  清华四川能源互联网研究院

Inventor： 余占清 ,  刘佳鹏 ,  蔡放 ,  曾嵘 ,  赵彪 ,  陈政宇 ,  吴锦鹏

IPC: H01L23/48 ,  H01L23/13 ,  H01L23/14 ,  H01L29/744

Abstract: 本发明提供一种芯片封装结构，所述芯片封装结构包括芯片，所述芯片第一表面的边缘设有第一电极；所述第一电极上设有第一电极金属环；所述第一电极金属环上设有第一电极连接环；所述第一电极与所述第一电极金属环通过压力接触；所述第一电极金属环与所述第一电极连接环通过压力接触。本发明的芯片封装结构使得在集成门极换流晶闸管封装结构中，一方面极大缩短了门极连接环与阴极连接环的间距、降低了换流电感，另一方面保证了腔体内部的真空度；通过在外侧安装聚丙烯等材料制造的芯片固定环，易于实现芯片的安装定位。

公开(公告)号：CN112462221A

公开(公告)日：2021-03-09

申请号：CN202011219880.3

申请日：2020-11-05

Applicant: 清华大学

Inventor： 曾嵘 ,  周文鹏 ,  余占清 ,  赵彪 ,  陈政宇 ,  刘佳鹏

IPC: G01R31/26 ,  G01R31/28

Abstract: 本发明提供一种用于压接式半导体的高温老化失效的模拟测试装置，包括加热器、压接组件和被测半导体芯片；所述被测半导体芯片设置在压接组件内，所述压接组件放置在加热器内，所述加热器上设置测试引出孔，所述被测半导体芯片通过所述测试引出孔用于和外部测试设备连接。本发明的用于压接式半导体的高温老化失效的模拟测试装置，解决现有的压接式半导体器件为密闭管壳结构，若成为失效器件，则在长期通流过程中内部的各项物理参数难以探测和分析的问题。

公开(公告)号：CN112187030A

公开(公告)日：2021-01-05

申请号：CN202010864919.0

申请日：2020-08-25

Applicant: 中国长江三峡集团有限公司 ,  清华大学

Inventor： 曾嵘 ,  郭明珠 ,  屈鲁 ,  唐博进 ,  余占清 ,  陈政宇 ,  翟冬玲 ,  周文鹏 ,  刘佳鹏

IPC: H02M1/32 ,  H02M7/487 ,  H02M7/521 ,  G06F30/373

Abstract: 本发明提供一种IGCT吸收钳位电路参数的多目标优化设计方法，包括：建立目标函数f；确定所述目标函数的约束条件；基于约束条件，求解目标函数的最小值，其中， ΔVCmax为钳位电容CCL上的相对过电压ΔvC(t)的最大值，相对过电压ΔvC(t)为钳位电容CCL瞬时端电压与直流电压的差值；iT(t)为Lload的电流，Lload为IGCT的负荷电感；CCCL是钳位电容CCL的电容值；D为二阶振荡电路参数； LLi为阳极电抗Li的电抗值。本发明可实现对吸收钳位电路参数的优化设计，减小了阳极电抗的感值和钳位电容的容值，降低钳位电路的损耗；优化钳位电路的过渡过程时间，提高钳位电路的动态响应特性。

公开(公告)号：CN112067920A

公开(公告)日：2020-12-11

申请号：CN202010783759.7

申请日：2020-08-06

Applicant: 清华大学

Inventor： 陈政宇 ,  周文鹏 ,  曾嵘 ,  余占清 ,  赵彪 ,  刘佳鹏

IPC: G01R31/00 ,  G01R31/26 ,  G01J5/00 ,  H01L23/49

Abstract: 本发明公开了一种功率半导体器件，包括多个第一电引线、多个第二电引线、第一导电终端、第二导电终端、驱动控制板和第一电极，其中，所述多个第一电引线的一端与功率半导体器件的各个阴极单元连接，另一端延伸出功率半导体器件与第一导电终端连接；所述多个第二电引线的一端与功率半导体器件的门极环连接，另一端与延伸至门极环的第二导电终端连接；所述第一电极与功率半导体器件的阳极连接；所述第一导电终端和第二导电终端还分别与所述驱动控制板连接。通过设置多个第一电引线与多个第二电引线将功率半导体器件的阴极单元和门极环引出，方便用户观测功率半导体器件在小电流等级关断过程下的表面温度分布情况。

公开(公告)号：CN111900136A

公开(公告)日：2020-11-06

申请号：CN202010712715.5

申请日：2020-07-22

Applicant: 清华大学

Inventor： 曾嵘 ,  陈政宇 ,  尚杰 ,  赵彪 ,  余占清 ,  刘佳鹏 ,  周文鹏

IPC: H01L23/10 ,  H01L25/16 ,  H05K1/18

Abstract: 本发明公开了一种具有分离式门极驱动的可关断晶闸管器件，包括：可关断晶闸管管壳及附属接口板、门极驱动板及连接结构；可关断晶闸管管壳与附属接口板之间采用低感集成式连接方式进行连接；门极驱动板包含驱动电路模块；通过所述连接结构将附属接口板及门极驱动板可拆卸连接，以实现可关断晶闸管管壳与门极驱动板之间的分离或组合。

公开(公告)号：CN111755501A

公开(公告)日：2020-10-09

申请号：CN202010557689.3

申请日：2020-06-18

Applicant: 清华大学

Inventor： 曾嵘 ,  任春频 ,  刘佳鹏 ,  陈政宇 ,  余占清 ,  赵彪

IPC: H01L29/06 ,  H01L29/745

Abstract: 本发明提供一种具有边缘深结结构的晶圆芯片结构，包括：由所述芯片的中心径向朝向所述芯片的边缘依次设置的平面结构区域和边缘深结区域，所述平面结构区域和边缘深结区域均包括相互贴合的第一层结构和第二层结构；在所述边缘深结区域中，所述第二层结构沿着所述晶圆芯片结构的厚度方向朝向所述第一层结构加厚成为边缘深结结构。本发明的晶圆芯片结构优化了芯片的边缘终端结构，使得如GCT晶圆芯片达到高阻断电压等级同时，对其他性能的影响降到最低。