公开(公告)号：CN1747329A

公开(公告)日：2006-03-15

申请号：CN200510116690.8

申请日：2005-10-28

Applicant: 清华大学

Inventor： 陈军 ,  杨华中 ,  汪蕙

IPC: H03M1/66

Abstract: 本发明涉及电流导引型符号数模转换器装置，属于集成电路数模转换器设计技术领域。本装置包括由两个输入比特转换器组成的输入比特转换单元、由两个标准单电源电流导引型数模转换器组成的电流导引型数模转换器单元，以及一个输出负载电阻；输入比特转换单元的输入端和M位比特长度的输入幅度信号相连，输入比特转换单元输出端的两路M－1比特幅度信号分别连接到所述两路标准单电源电流导引型数模转换器的数字幅度输入端；两路标准单电源电流导引型数模转换器的电流输出端连接到一起并连接到输出负载电阻的同一端上，输出负载电阻的另一端接地。本发明可消除第二次幅度映射，提高直接数字频率合成器及其它正(余)弦波信号合成电路的输出信号带宽。

公开(公告)号：CN1571139A

公开(公告)日：2005-01-26

申请号：CN200410037661.8

申请日：2004-04-29

Applicant: 清华大学

Inventor： 杨华中 ,  汪玉 ,  罗嵘 ,  汪蕙

IPC: H01L21/82 ,  H01L27/00 ,  G06F17/50

Abstract: 本发明涉及一种降低集成电路中电源线电流的方法，属于集成电路设计技术领域。该方法首先将同步时序电路划分成多个并行电路；对多个并行电路进行静态时序分析，得到每个并行电路的时序；根据每个并行电路的时序，对每个并行电路的原始时钟加入不同的延时，使所有并行电路使用的时钟相位不相同；用原始时钟对各并行电路的输出信号进行相位补偿，使所有输出信号同步。本发明的方法，对于每一个并行电路模块使用相应相位的时钟，其翻转时刻在时间上错开，使得各条电路中的电流在不同的时刻达到峰值，降低了总电路的峰值电流和其变化趋势，从而降低了电源/地线网的欧姆压降和数字电路部分注入到衬底的噪声。

公开(公告)号：CN1477557A

公开(公告)日：2004-02-25

申请号：CN03137546.4

申请日：2003-06-18

Applicant: 清华大学

Inventor： 李金城 ,  杨华中 ,  罗嵘 ,  汪蕙

IPC: G06F17/14

Abstract: 本发明涉及一种用于快速傅立叶变换的旋转因子的产生方法，属于数字信号处理技术领域。首先所需旋转因子的地址和时钟信号，产生多个旋转因子子地址，同时产生与所需旋转因子相对应的非零控制信号和数据切换控制信号；对每个旋转因子的子地址进行数据合成，复原出相对应的子旋转因子；根据非零控制信号，对复原子旋转因子进行选择，产生一个旋转因子绝对值Xj，用数据切换控制信号对旋转因子绝对值Xj进行数据重组，产生带符号位的旋转因子实部和虚部，即为快速傅立叶变换计算中所需旋转因子。利用本发明方法设计的电路，完全由逻辑门实现，不仅降低旋转因子产生电路的功耗，而且充分发挥逻辑综合工具的作用，达到电路在速度和功耗上的最佳优化。

公开(公告)号：CN120046150A

公开(公告)日：2025-05-27

申请号：CN202311594113.4

申请日：2023-11-24

Applicant: 丰田自动车株式会社 ,  清华大学

Inventor： 宁雪妃 ,  穆野 ,  汪玉 ,  于超 ,  刘巍林 ,  杨华中

IPC: G06F21/57 ,  G06N20/00

Abstract: 本申请公开了一种自动驾驶决策模型的决策漏洞检测方法及装置，该方法包括：构建针对目标车辆的自动驾驶决策模型进行检测的检测场景；基于多智能体学习算法，利用针对攻击车辆构建的行为奖励，对第一攻击决策模型进行训练，得到相应的第二攻击决策模型；基于检测场景，将具有自动驾驶决策模型的目标车辆，与具有第二攻击决策模型的攻击车辆进行交互，生成由于自动驾驶决策模型的决策漏洞而导致的事故场景；基于第二攻击决策模型，从事故场景中确定出自动驾驶决策模型的决策漏洞。该方法能够对自动驾驶决策模型的决策漏洞进行准确的检测，以帮助提升自动驾驶决策模型的鲁棒性。

公开(公告)号：CN113570036B

公开(公告)日：2025-04-22

申请号：CN202110773900.X

申请日：2021-07-08

Applicant: 清华大学

Inventor： 刘勇攀 ,  汤宸 ,  袁竹清 ,  孙文钰 ,  杨华中

IPC: G06N3/0495 ,  G06N3/0464 ,  G06N3/063 ,  G06N3/08 ,  G06F15/78

Abstract: 本发明提供一种支持动态神经网络稀疏模型的硬件加速器架构，包括：程序系统端存储器存储的激活数据依次经过CPU和数据搬移模块，输入至第一核心模块；第一核心模块用于基于其预先存储的第一权重参数和激活数据，计算显著图并输出至所述第二核心模块；程序系统端存储器存储的激活数据和第二权重参数依次经过CPU和数据搬移模块，输入至第二核心模块；第二核心模块用于基于第二权重参数、激活数据和显著图计算模型结果，第一权重参数为显著图计算网络中的权重参数，第二权重参数为结合显著度的稀疏卷积网络的权重参数，第二权重参数基于预设时序多次分批输入第二核心模块。本发明提供的架构，实现了降低算法应用过程中计算耗时提高了效率。

公开(公告)号：CN118860328A

公开(公告)日：2024-10-29

申请号：CN202411111200.4

申请日：2024-08-13

Applicant: 清华大学

Inventor： 汪玉 ,  郭立栋 ,  朱振华 ,  符汪洋 ,  杨华中

IPC: G06F7/483 ,  G06F15/78

Abstract: 本公开涉及存算一体技术领域，尤其涉及一种面向存算一体架构的非均匀数值表示方法、装置及存储介质。所述方法包括：获取预训练模型的权重值，权重值以二进制编码形式存储在存算一体架构的非易失性存储器的交叉阵列中；确定权重值对应的第一调控因子，第一调控因子包括比特级的浮点型调控因子，第一调控因子用于指示权重值与权重值对应的二进制编码数值之间的非均匀映射关系；将第一调控因子进行整型对齐得到对应的第二调控因子和浮点数因子，第二调控因子包括比特级的整型调控因子。本公开实施例设计了适合存算一体架构的非均匀数值表示方式，在不引入额外硬件负担的同时，提高模拟域的存算一体架构对于神经网络模型的计算精度。

公开(公告)号：CN118709746A

公开(公告)日：2024-09-27

申请号：CN202410741602.6

申请日：2024-06-07

Applicant: 清华大学

Inventor： 汪玉 ,  宁雪妃 ,  刘恩庶 ,  杨华中

IPC: G06N3/086 ,  G06N3/0475 ,  G06T11/00 ,  H04N21/854

Abstract: 本公开涉及生成模型优化方法和装置、电子设备及存储介质，所述方法包括：获取待优化的生成模型在多个检查点所保存的多个权重数据，其中，每个检查点所保存的权重数据包括生成模型在每个检查点的全部权重；将每个检查点的权重数据划分为多个权重组，得到每个检查点对应的多个权重组；从指定的系数搜索空间中搜索出使生成模型所生成的图像质量最优的目标系数组合；基于目标系数组合，对多个检查点的多个权重数据所划分出的各个权重组进行加权求和，得到生成模型的目标权重数据，以利用具有目标权重数据的生成模型执行文生图或文生视频任务。由此，有效提升生成模型的模型性能，提高生成模型所生成图像或视频的图像质量。

公开(公告)号：CN118366516A

公开(公告)日：2024-07-19

申请号：CN202310095351.4

申请日：2023-01-17

Applicant: 清华大学 ,  华为技术有限公司

Inventor： 钟宏涛 ,  李学清 ,  吴珏键 ,  李泰昕 ,  王翠翠 ,  王临春 ,  刘勇攀 ,  杨华中

IPC: G11C11/413 ,  G11C11/411

Abstract: 本公开涉及一种静态存储装置、静态存储器、电子设备，所述装置包括：至少一个存储单元，所述存储单元包括第一开关及具有滞回特性的滞回逻辑器件，所述存储单元通过所述滞回逻辑器件的滞回特性存储信息，控制单元，用于：控制所述写位线、所述选择线、所述读字线、所述读位线的至少一种的电压，以使得所述存储单元执行目标操作。本公开实施例的静态存储装置基于具有滞回特性的滞回逻辑器件实现，能够在低电压下维持所存储的数据，且读取速度快，具有高集成度、高耐久度的优点，可以有效地改善SRAM在闲置状态下的漏电问题和SRAM自身的低集成度问题，是一类可以在低电压下实现数据维持从而极大降低功耗、提高存储密度的存储器。

公开(公告)号：CN118095351B

公开(公告)日：2024-07-02

申请号：CN202410437757.0

申请日：2024-04-12

Applicant: 清华大学

Inventor： 汪玉 ,  马文恒 ,  杨华中

IPC: G06N3/0442 ,  G06N3/0464 ,  G06N3/08 ,  G06F18/10

Abstract: 本公开涉及神经网络技术领域，尤其涉及一种层归一化计算的协同处理装置及方法。所述装置包括K个层归一化处理单元，所述K为大于1的正整数；所述K个层归一化处理单元用于共享各自的局部累加结果，进行层归一化计算的协同处理，所述局部累加结果包括与输入数据相关的参数的累加结果，所述输入数据为原始数据中输入至所述层归一化处理单元的局部数据。本公开实施例通过多节点（即K个层归一化处理单元）共享各自的局部累加结果即可实现层归一化计算的协同处理，实现了分布式计算加速，提升了神经网络中层归一化计算效率。

公开(公告)号：CN118093143A

公开(公告)日：2024-05-28

申请号：CN202410437753.2

申请日：2024-04-12

Applicant: 清华大学

Inventor： 汪玉 ,  杨昕昊 ,  王鸿懿 ,  杨华中

IPC: G06F9/48 ,  G06F9/50

Abstract: 本公开涉及人工智能领域，尤其涉及一种大语言模型解码阶段的数据调度方法和装置，确定大语言模型解码阶段的至少一个数据操作，并在加速器片上分配片上缓存区域。对至少一个数据操作进行操作融合得到包括N个按顺序执行的数据操作的操作组合，在解码阶段获取输入激活向量以按顺序执行操作组合中的数据操作。其中，在执行第一个到第N‑1个数据操作时，完成每一次操作步骤后得到对应的中间激活向量，并通过片上缓存区域存储所述中间激活向量。在执行第N个数据操作时得到对应的输出激活向量。本公开可以通过在加速器片上开辟片上缓存区域存储解码阶段的中间参数，避免多次进行片外数据存储，有效利用计算与带宽资源提高加速器的推理效率。