-
公开(公告)号：CN115296743A
公开(公告)日：2022-11-04
申请号：CN202210764499.8
申请日：2022-06-29
Applicant: 中国科学院计算技术研究所
IPC: H04B10/25
Abstract: 本发明提出一种光纤通信转接系统，包括光纤通信转接单元，所述光纤通信转接单元配置有光纤通信模块作为通信接口；光纤通信转接单元还包括：Aurora协议IP核模块，与光纤通信模块互联，用于将高速串行数据转化为低速并行数据流；用户逻辑模块，配置为状态机，与Aurora协议IP核模块互联；PCIe协议IP核模块，与用户逻辑模块互联，光纤通信转接单元与上位机之间通过PCIe协议IP核模块进行连接。该光纤通信转接系统作为高速数据传输接口，实现了高速数据传输。
-
公开(公告)号：CN115103036A
公开(公告)日：2022-09-23
申请号：CN202210557371.4
申请日：2022-05-20
Applicant: 中国科学院计算技术研究所
Abstract: 本发明提出一种高效的TCP/IP数据报处理方法和系统，利用基于TCP的通信过程中由于所需要发送的数据报直接交由DMA处理，在协议栈只处理内存地址和数据大小，减少了协议栈发生的大量数据拷贝过程，从而有效的减少了该过程的时间开销，通过由于引入DMA作为内存与内存之间的数据交换，则减少了CPU的资源占用。由此可见，本发明的数据报处理方法可以有效的提高网络数据报在应用程序与网卡之间的传输速率，且节省CPU资源的占用率。
-
公开(公告)号：CN115098320A
公开(公告)日：2022-09-23
申请号：CN202210694431.7
申请日：2022-06-20
Applicant: 中国科学院计算技术研究所
IPC: G06F11/26
Abstract: 本发明提供一种基于FPGA验证SOC芯片DDR控制器的系统，包括：待验证的SOC芯片DDR控制器、DFI‑AXI桥、FPGA DDR控制器、FPGA DDR PHY和DDR颗粒。DFI‑AXI桥通过DFI接口与SOC芯片DDR控制器连接并且通过AXI接口与FPGA DDR控制器连接，DFI‑AXI桥用于执行DFI与AXI间的协议转换，从而在SOC芯片DDR控制器与FPGA DDR控制器之间进行交互；FPGA DDR控制器与FPGA DDR PHY通过FPGA内部总线连接，并且FPGA DDR PHY与DDR颗粒连接。本发明实现了在FPGA硬件原型验证平台上对SOC芯片DDR控制器的验证，提升了芯片流片的成功率。
-
公开(公告)号：CN115016918A
公开(公告)日：2022-09-06
申请号：CN202210769041.1
申请日：2022-06-30
Applicant: 中国科学院计算技术研究所
IPC: G06F9/48 , G06F9/50 , G06F16/2455 , G06F16/2457
Abstract: 本发明实施例提供了一种用于数据流架构的计算设备的数据处理方法，所述计算设备包括多个计算节点和多个路由节点，每个计算节点用于调度执行指令槽中的指令，每个路由节点包括共享缓存，所述共享缓存用于缓存指令执行后的数据，共享缓存中指令执行后的数据被发送完毕后释放该数据占用的共享缓存空间，所述方法包括在计算节点执行如下操作：获取指令槽中所有处于就绪可执行状态的指令，对比获取到的所有指令被执行后的数据占用共享缓存后释放共享缓存空间的快慢，选择其中被执行后得到的数据占用的共享缓存空间被最快释放的优选指令进行执行。本发明每次选择当前能够最快释放共享缓存空间的优选指令进行执行，提升数据流架构的效率。
-
公开(公告)号：CN114860433A
公开(公告)日：2022-08-05
申请号：CN202210440779.3
申请日：2022-04-25
Applicant: 中国科学院计算技术研究所
Abstract: 本发明实施例提供了一种在模拟器上进行池化计算操作的方法，包括：获取需要池化的图像数据的尺度以及模拟器上可用于本次池化的指定的处理单元的资源信息，其中，所述资源信息至少包括指定的处理单元的个数；根据模拟器上可用于本次池化的指定的处理单元的资源信息对图像数据进行尺度调整，得到调整后的图像数据，以使得对所述调整后的图像数据的池化计算操作能够均衡分布到所述指定的处理单元上；将所述调整后的图像数据均衡分配到模拟器上所述指定的处理单元中执行池化计算操作。
-
Patent Agency Ranking
公开(公告)号：CN114760241A
公开(公告)日：2022-07-15
申请号：CN202210461301.9
申请日：2022-04-28
Applicant: 中国科学院计算技术研究所
IPC: H04L45/16 , H04L45/74 , H04L47/6275 , H04L41/12
Abstract: 本发明提供了一种用于数据流架构的计算设备中的路由方法，计算设备包括多个处理单元和多个路由节点，每个处理单元直接连接一个路由节点并且被关联为该路由节点对应的本地处理单元，多个路由节点之间相互连接，方法包括：在每个路由节点，获取各方向发往本地处理单元的数据并为其中每个方向发来的数据分别维护相应的缓存队列，缓存队列为阻塞队列；在每个路由节点，确定各方向发往本地处理单元的数据对应的缓存队列中处于队列头部的数据包的供数优先级，以及根据供数优先级选择将多个队列中的一个队列的头部的数据包发送给本地处理单元，供数优先级与本地处理单元中需要该头部数据包中操作数的指令距离转为就绪状态还需到达的操作数个数相关。
-
公开(公告)号：CN114637388A
公开(公告)日：2022-06-17
申请号：CN202210270118.0
申请日：2022-03-18
Applicant: 中国科学院计算技术研究所
IPC: G06F1/3287 , G06F1/3237 , G06F9/38
Abstract: 本申请提供了面向数据流处理器的功耗控制方法及装置，其根据待执行程序的数据流图，将各个指令映射至数据流处理器中的多个处理单元；根据映射至每个处理单元的各个指令的类型，确定执行各指令所需的运算部件；以及通过时钟门控技术激活所需的运算部件。该申请的方案基于数据流处理器执行模式的特点并借助于时钟门控技术，实现了更细粒度的功耗控制，提升了整体执行效能比。
-
公开(公告)号：CN113392604A
公开(公告)日：2021-09-14
申请号：CN202110622895.2
申请日：2021-06-04
Applicant: 中国科学院计算技术研究所
IPC: G06F30/32 , G06F12/084 , G06F12/0877 , G06F115/12
Abstract: 本发明提出一种基于先进封装技术的多CPU共封架构下高速缓存的动态扩容方法及系统，目的是解决扩大高速缓存带来的CPU芯片投片成本增加和封装困难的问题，提出了一种新的可动态扩展容量的CPU高速缓存结构设计。在该结构中，通过设计不同CPU间高速缓存的交互机制，并借助封装技术，使CPU自身片内的高速缓存可以访问同类CPU片内的高速缓存，从而达到可动态扩展CPU片内高速缓存容量的目的，实现多CPU间的高速缓存共享。
-
公开(公告)号：CN113128165A
公开(公告)日：2021-07-16
申请号：CN202110446390.5
申请日：2021-04-25
Applicant: 中国科学院计算技术研究所
IPC: G06F30/396 , G06F30/398
Abstract: 提供一种生成面向超导RSFQ电路的多扇出时钟信号的方法，该方法包括：建立高度P为1的SPL树，高度P为1的SPL树包括单个节点、SPL2以及SPL3，将其存入集合R；根据N计算SPL树的最大高度Pmax；逐层建立SPL树，每次迭代P增加1，直到P>Pmax，其中，高度为P的树由集合R中高度小于P的子树组成，在每次建立SPL树时，根据目标函数，将所建立的SPL树与集合R中高度相同且叶节点数相同的SPL树的目标函数值进行比较，仅将目标函数值最小的树存入集合R；选择集合R中叶节点数为N的树构成最优解；根据最优解确定多扇出时钟信号的由SPL构成的分支路径。
-
公开(公告)号：CN113095033A
公开(公告)日：2021-07-09
申请号：CN202110442343.3
申请日：2021-04-23
Applicant: 中国科学院计算技术研究所
IPC: G06F30/392 , G06F30/394 , G06F30/398
Abstract: 提供一种用于双时钟架构的超导RSFQ电路的布局方法，所述电路中除输入IO以及输出IO之外的逻辑单元总数为N，布局所述电路的芯片的宽高比为α，所述布局方法包括：基于逻辑深度对N个逻辑单元进行初始布局，包括：计算布局列的参考高度从逻辑深度为1开始依次布置逻辑单元，使得每个逻辑深度的单元按照垂直方向递增的顺序依次布置，且每一列的高度不大于H0，不同的逻辑深度从新的一列开始布置；将单元数小于H0的列依序进行合并，且合并后的列的高度不大于H0；以及移除空的列，并输出N个逻辑单元在芯片上的初始坐标以及可布局的列；基于模拟退火布局框架对初始布局进行扰动和优化。
-
-
-
-
-
-
-
-
-
Search Results
208
records
(took 0.18 seconds)
