一种高精度电压调节器
    171.
    发明授权

    公开(公告)号:CN101196755B

    公开(公告)日:2011-01-12

    申请号:CN200610164816.3

    申请日:2006-12-06

    Inventor: 周建锁

    Abstract: 本发明提出了一种高精度电压调节器。电压调节器需要一个参考电压,用于误差放大器的参考电压输入,其输出精度主要依赖于参考电压。参考电压生成电路的工作电压可以是输入电压VIN,由于输入电压的范围可能很大,而且可能存在干扰,因此参考电压误差可能较大。本发明提出的电压调节器是通过使用两个参考电压生成电路来实现高精度的。在上电过程中使用参考电压VRA,在输出相对稳定后使用参考电压VRB,通常输出电压应该是固定的,或者变化范围较小,因此VRB的精度会很高,这样输出电压VOUT的精度也就能够得到保证。

    分组哈希协处理器的一种实现方法

    公开(公告)号:CN101202628B

    公开(公告)日:2010-10-20

    申请号:CN200610164970.0

    申请日:2006-12-11

    Abstract: 本发明提供了分组哈希协处理器的一种实现方法,它属于信息安全密码领域,可实现数据加解密运算及参与签名验证,用该方法实现的分组哈希协处理器支持分组密码体制和HASH运算,支持高低速数据接口和流水线结构,可实现单分组、单哈希、先分组后哈希以及同时分组哈希等功能,具有很强的实用性。实现该功能的硬件部件包括:分组运算单元、哈希运算单元、低速数据接口读写控制单元、高速数据接口处理单元(由输入FIFO1和输出FIFO2组成)、协处理器核心控制单元以及一个双口RAM、内部FIFO3、命令寄存器、块数寄存器、参数寄存器、分组输入缓冲寄存器Inda和分组输出缓冲寄存器Outda等。

    一种测试智能卡可靠性的方法

    公开(公告)号:CN101413986B

    公开(公告)日:2010-08-18

    申请号:CN200710163658.4

    申请日:2007-10-17

    Inventor: 永福 吴彩峰

    Abstract: 本发明针对智能卡在生产、制造和使用过程中,数据异常丢失或者功能失效的现象提出了一种测试智能卡可靠性的方法。本方法的测试流程包括:(1)生成测试卡;(2)实施加速老化测试方法对卡片进行测试;(3)测试完成后,检验测试卡的功能,并校验存储器内保存的数据,如果测试卡的功能失效或者存储器数据发生改变,则测试失败,如果功能正常,并且存储器数据未被改写,则测试成功。本发明提出的智能卡的测试方法,对智能卡可靠性进行严格地考核,能够提前发现产品由于芯片系统设计不足而引起的制造过程成品率降低的问题,以及克服在使用环境中智能卡的数据易丢失等缺陷。

    一种防止门控时钟毛刺的电路

    公开(公告)号:CN101350612B

    公开(公告)日:2010-08-04

    申请号:CN200710119119.0

    申请日:2007-07-16

    Inventor: 郑晓光

    Abstract: 本发明提出一种防止门控时钟毛刺的电路,用于低功耗设计时需要进行停时钟处理的电路中。本发明利用不同的时钟边沿进行时钟切换控制,有效消除时钟切换过程中可能出现的竞争,从而达到防止对时钟进行门控时出现毛刺的目的。停时钟是低功耗设计中常用的手段,在停时钟与重新供给时钟的切换过程中,时钟信号上会出现毛刺。利用本发明给出的电路,可以防止时钟切换时出现毛刺,提高电路的稳定性与可靠性。

    一种含有配对寄存器的寄存器分配方法

    公开(公告)号:CN101770387A

    公开(公告)日:2010-07-07

    申请号:CN200810240849.0

    申请日:2008-12-26

    Inventor: 周谦

    Abstract: 本发明涉及编译器中一种含有配对寄存器的寄存器分配方法。本方法包括以下步骤:寄存器分配的准备,配对寄存器的分配,普通寄存器的分配。寄存器分配的准备工作包括指令选择中建立寄存器的配对关系,计算寄存器的定值到达信息,建立寄存器之间的干涉关系。寄存器分配是根据可用的对于配对的多个寄存器采用同时分配,寄存器不够用时同时压栈的方法。然后非配对的普通寄存器逐个进行分配,寄存器不够用时压栈。本方法适用于含有配对寄存器(可以含有多重配对寄存器)的芯片,方法简单实用,可靠性强。

    一种802.11n块传输机制的实现方法

    公开(公告)号:CN101754272A

    公开(公告)日:2010-06-23

    申请号:CN200810239495.8

    申请日:2008-12-12

    Inventor: 李霞

    Abstract: 本发明提出了一种支持802.11n块传输机制的高效快速的实现方法。支持块传输机制的802.11n MAC为接收数据帧序列维护一个接收位图和位图的窗口起始值;也为发送数据帧序列维护一个发送位图和位图的窗口起始值。位图和窗口起始值的更新过程、对比过程和应答过程全部用硬件实现,实现过程简单快捷,避免了驱动维护发送和接收记录,有效提高了效率,减少时间开销。

    一种提高IO速度的电路
    177.
    发明公开

    公开(公告)号:CN101751595A

    公开(公告)日:2010-06-23

    申请号:CN200810227989.4

    申请日:2008-12-04

    Abstract: 本发明提出了一种能提高IO速度的电路结构,即开漏结构外加“0-1”电平转换时一个时钟周期的加速转换脉冲,并带上拉电阻与三态传输门的结构,包括三态双向开漏IO PAD、生成三态门使能信号(ENO)的一组逻辑门电路。这种电路结构能够使IO输出数据发生“0-1”电平转换时,输出一个周期的强驱动高电平,也即缩短了电平的上升时间,有效地提高了7816串口的通信速度。

    一种用于密集型阅读器访问的超高频无源标签标志位电路

    公开(公告)号:CN101751543A

    公开(公告)日:2010-06-23

    申请号:CN200810227992.6

    申请日:2008-12-04

    Abstract: 本发明用于超高频无源电子标签密集型阅读器访问时,防止标签被同一阅读器重复读取。当密集型阅读器读取无源标签时,无源电子标签间歇性断电,标签标志位状态必须在断电的情况下依旧保持其状态信息时间大于2秒。本电路由对称状态信息保持电路、差分放大器和上电复位控制电路组成。在标签断电的情况下,状态信息保持在状态信息保持电路的电容上面,当标签下次上电时,首先上电复位信号有效,输出复位;当上电复位信号无效时,状态信息经过差分放大器放大输出,保持上一次的信息。

    一种FLASH/EEPROM的仿真方法
    179.
    发明公开

    公开(公告)号:CN101751328A

    公开(公告)日:2010-06-23

    申请号:CN200810239499.6

    申请日:2008-12-12

    Inventor: 李丹

    Abstract: 本发明提供了一种基于逻辑加NVRAM组合,在智能卡仿真技术领域,提出的一种仿真FLASH/EEPROM的方法。基于FLASH/EEPROM的结构和时序,采用逻辑的方式来实现,在逻辑中采用计数器的方式,实现FLASH/EEPROM的时序,并在此基础上,实现各种逻辑信号。

    适用于Jpeg2000标准的高速比特平面解码方法及电路

    公开(公告)号:CN101192303B

    公开(公告)日:2010-04-07

    申请号:CN200610144044.7

    申请日:2006-11-24

    Abstract: 本发明公开了一种针对ISO/IEC JPEG2000图像压缩编解码标准中EBCOT系数比特平面快速解码的实现方法及其电路结构,以提高JPEG2000 EBCOT解码效率。本发明提出的位平面解码电路将原码块扩展虚拟象素构成新的码块,分三个bank存储系数及系数的状态信息,减小了存储器的访问量。并且采用6×4的窗口对系数进行扫描,加速了解码过程;同时利用并行技术进一步提高了总的EBCOT解码吞吐量。本发明可以提高JPEG2000图像解码效率,可以广泛应用于数码影像产品中。

Patent Agency Ranking