-
公开(公告)号：CN119866009A
公开(公告)日：2025-04-22
申请号：CN202411995821.3
申请日：2024-12-31
Applicant: 北京大学
IPC: H10B10/00 , H10D84/03 , H10D84/85 , H01L23/528 , H10D89/10
Abstract: 本申请提供一种半导体结构的制备方法、半导体结构及器件，该方法包括：在衬底上形成有源结构；基于正面有源结构，依次形成堆叠的第一正面晶体管、第二正面晶体管和正面后道晶体管；第一正面晶体管中的第一正面源漏金属、第二正面晶体管中的第二正面源漏金属和正面后道晶体管中的第三正面源漏金属连接；在正面后道晶体管上进行后道工艺，以形成正面金属互连层；倒片并减薄衬底；基于背面有源结构，依次形成堆叠的第一背面晶体管、第二背面晶体管和背面后道晶体管；第一背面晶体管中的第一背面源漏金属、第二背面晶体管中的第二背面源漏金属和背面后道晶体管中的第三背面源漏金属连接；在背面后道晶体管上进行后道工艺，以形成背面金属互连层。
-
公开(公告)号：CN119815902A
公开(公告)日：2025-04-11
申请号：CN202411881254.9
申请日：2024-12-19
Applicant: 北京大学
Abstract: 本申请提供一种堆叠晶体管的制备方法、堆叠晶体管及半导体器件。方法包括：在半导体衬底上形成鳍状结构，鳍状结构包括沿第一方向堆叠的第一部分和第二部分，基于第一部分，形成至少一个第一晶体管，第一晶体管包括：沿第二方向依次排布的第一漏极结构、第一栅极结构和第一源极结构；倒片并去除半导体衬底；基于第二部分，形成至少一个第二晶体管，第二晶体管包括：沿第二方向依次排布的第二漏极结构、第二栅极结构和第二源极结构；第二栅极结构与第一漏极结构沿第一方向堆叠，第二漏极结构与第一栅极结构沿第一方向堆叠；形成连通第二漏极结构和第一栅极结构的第一金属互连通孔，以及形成连通第二栅极结构与第一漏极结构的第二金属互连通孔。
-
公开(公告)号：CN118538675B
公开(公告)日：2025-04-04
申请号：CN202410609235.4
申请日：2024-05-16
Applicant: 北京大学
Abstract: 本申请提供一种堆叠晶体管的制备方法、堆叠晶体管及半导体器件。方法包括：在半导体衬底上形成第一牺牲层和位于第一牺牲层之上的有源结构；有源结构包括：第一有源结构和第二有源结构；在半导体衬底上沉积氧化物材料，以形成浅沟槽隔离结构；浅沟槽隔离结构包裹第二有源结构和第一牺牲层，第一有源结构暴露于浅沟槽隔离结构之外；基于第一有源结构，形成第一晶体管；倒片并去除半导体衬底，以暴露浅沟槽隔离结构和第一牺牲层；去除第一牺牲层，并在被去除的第一牺牲层的位置处形成硬掩模结构；以硬掩模结构为硬掩模，减薄浅沟槽隔离结构，以使第二有源结构暴露于浅沟槽隔离结构之外；去除硬掩模结构之后，基于第二有源结构，形成第二晶体管。
-
公开(公告)号：CN119653769A
公开(公告)日：2025-03-18
申请号：CN202411735482.5
申请日：2024-11-29
Applicant: 北京大学 , 北京知识产权运营管理有限公司
IPC: H10B10/00
Abstract: 本申请提供一种半导体结构的制备方法、半导体结构、器件及设备，方法包括：在衬底沿第一方向的两个区域上形成一对第一有源结构和一对第二有源结构；在衬底的两个区域上分别形成隔离结构，以暴露一对第一有源结构；基于一对第一有源结构，形成一对正面晶体管；倒片并暴露一对第二有源结构；基于一对第二有源结构，形成一对背面晶体管；在暴露一对第一有源结构和/或暴露一对第二有源结构之后，刻蚀位于逻辑区域内的隔离结构，以使得位于逻辑区域内的有源结构的高度高于位于存储区域内的有源结构的高度。本申请可以实现逻辑区域和存储区域有源结构的不同高度，有利于芯片不同区域对晶体管性质的需求。
-
公开(公告)号：CN119630066A
公开(公告)日：2025-03-14
申请号：CN202411602461.6
申请日：2024-11-11
Applicant: 北京大学 , 北京知识产权运营管理有限公司
Abstract: 本申请提供一种半导体结构及其版图、制备方法、器件、设备，其中，半导体结构包括多个堆叠晶体管，堆叠晶体管包括堆叠设置的正面晶体管和背面晶体管，该半导体结构的版图包括：第一区域；第二区域；第一区域的光刻图形和第二区域的光刻图形呈镜面对称设置。通过本申请所述的半导体结构的版图，可以降低制造成本。
-
Patent Agency Ranking
公开(公告)号：CN119403209A
公开(公告)日：2025-02-07
申请号：CN202411522068.6
申请日：2024-10-29
Applicant: 北京大学
Abstract: 本申请提供一种半导体结构的制备方法、半导体结构、器件及设备，该方法包括：形成有源结构；基于第一有源结构，形成第一晶体管的第一伪栅结构；倒片并减薄衬底；基于第二有源结构，形成第二晶体管的第二伪栅结构；刻蚀预设高度的位于第二晶体管的第二源漏区域中的第二层间介质层，以形成第一凹槽；在第一凹槽中沉积第一掩模材料，以形成第一硬掩模；暴露位于第一晶体管的第一栅极区域中的第一有源结构和位于第二晶体管的第二栅极区域中的第二有源结构；形成第一晶体管的第一栅极介质层和第二晶体管的第二栅极介质层；形成第二晶体管的第二栅极结构和第二金属互连层；倒片并暴露第一有源结构；形成第一晶体管的第一栅极结构和第一金属互连层。
-
公开(公告)号：CN117352459B
公开(公告)日：2025-01-21
申请号：CN202311226981.7
申请日：2023-09-21
Applicant: 北京大学
Abstract: 本申请提供一种半导体结构的制备方法、半导体结构、器件及设备，该方法包括：提供一衬底，衬底为晶圆；在衬底上形成有源结构，有源结构包括第一部分和第二部分；在有源结构上沉积半导体材料，以形成伪栅结构；在伪栅结构的第三部分的两侧形成第一晶体管的源结构和漏结构；对晶圆进行倒片，并去除衬底；在伪栅结构的第四部分的两侧形成第二晶体管的源结构和漏结构；刻蚀伪栅结构，以形成第一槽；在第一槽处分别形成第一晶体管的第一栅极结构和第二晶体管的第二栅极结构，第一栅极结构和第二栅极结构在垂直方向上自对准。
-
公开(公告)号：CN119156000A
公开(公告)日：2024-12-17
申请号：CN202411136012.7
申请日：2024-08-19
Applicant: 北京大学
IPC: H10B12/00
Abstract: 本申请提供一种存储器的制备方法、存储器、器件及设备，方法包括：在衬底上形成依次堆叠的第一半导体结构、BL结构和第一有源结构，第一半导体结构的掺杂浓度与第一有源结构的掺杂浓度相同，BL结构的掺杂浓度与第一半导体结构的掺杂浓度不同；基于第一有源结构，形成第一存储器；对第一存储器进行倒片并去除衬底，以暴露第一半导体结构；在BL区域刻蚀第一半导体结构，形成第二有源结构；基于第二有源结构，形成第二存储器，第一存储器的第一源漏结构和第二存储器的第二源漏结构共用BL结构。本申请可以提高存储器的集成度。
-
公开(公告)号：CN118943019A
公开(公告)日：2024-11-12
申请号：CN202410992033.2
申请日：2024-07-23
Applicant: 北京大学
IPC: H01L21/336 , H01L29/78 , H01L21/48 , H01L23/482
Abstract: 本申请提供一种半导体结构的制备方法、半导体结构、器件及设备，方法包括：在衬底上依次形成一对第一鳍状结构和一对第二鳍状结构；在第一区域沉积预设高度的金属材料，以形成正面电源轨结构；基于一对第一鳍状结构，形成正面晶体管；倒片并去除衬底；在第二区域沉积预设高度的金属材料，以形成金属层结构；去除位于第二端的两侧以及第一背面源漏区域中的第二端之间的金属层结构，以形成背面电源轨结构；对位于背面源漏区域中的第二鳍状结构进行鳍切处理，直至去除背面源漏区域中的第二鳍状结构，以形成一对第一凹槽、一对第二凹槽；基于一对第二鳍状结构，形成背面晶体管。通过本申请，可以提供一种电源轨结构在半导体结构内部引出的新型方案。
-
公开(公告)号：CN118899259A
公开(公告)日：2024-11-05
申请号：CN202410980279.8
申请日：2024-07-22
Applicant: 北京大学
IPC: H01L21/768 , H01L23/538
Abstract: 本申请提供一种倒装晶体管的封装连接方法、倒装晶体管、器件及设备。该方法包括：在衬底上分别形成第一晶体管、第一金属互连层、第二晶体管以及第二金属互连层，第一金属互连层位于第一晶体管上，第二金属互连层位于第二晶体管上，第一晶体管与第二晶体管自对准，第一金属互连层包括第一金属线，第二金属互连层包括第二金属线；在形成第一金属互连层或第二金属互连层之后，在第一金属互连层上形成再布线RDL层，RDL层中的第三金属线的一端与第一金属线连接，第三金属线的另一端与导线结构连接；将第二金属线以及导线结构与电路板电连接。通过本申请的方法，可以实现倒装晶体管双面输入输出接口的引出。
-
-
-
-
-
-
-
-
-
Search Results
247
records
(took 0.028 seconds)
