公开(公告)号：CN103548144A

公开(公告)日：2014-01-29

申请号：CN201280023455.4

申请日：2012-05-29

Applicant: 住友电气工业株式会社

Inventor： 穗永美纱子 ,  增田健良

IPC: H01L29/78 ,  H01L21/28 ,  H01L21/336 ,  H01L29/12 ,  H01L29/423 ,  H01L29/49

CPC classification number: H01L29/7813 ,  H01L29/0878 ,  H01L29/1608 ,  H01L29/45 ,  H01L29/4941 ,  H01L29/7811

Abstract: 栅电极（50）包括：与栅极绝缘膜（41）接触的多晶硅膜（51）；设置在多晶硅膜（51）上的阻挡膜（52）；以及设置在阻挡膜（52）上且由高熔点金属构成的金属膜（53）。层间绝缘膜（42）被设置为覆盖栅极绝缘膜（41）以及设置在栅极绝缘膜（41）上的栅电极（50）。此外，层间绝缘膜（42）具有衬底接触孔（SH），通过衬底接触孔（SH）在与栅极绝缘膜（41）接触的区域中部分地暴露碳化硅衬底（30）。互连（71）经由衬底接触孔（SH）电连接碳化硅衬底（30），并且借助层间绝缘膜（42）与栅电极（50）电绝缘。

公开(公告)号：CN103503146A

公开(公告)日：2014-01-08

申请号：CN201280021088.4

申请日：2012-02-07

Applicant: 住友电气工业株式会社

Inventor： 和田圭司 ,  增田健良 ,  穗永美纱子 ,  日吉透

IPC: H01L29/12 ,  H01L21/336 ,  H01L29/06 ,  H01L29/78

CPC classification number: H01L29/7802 ,  H01L29/045 ,  H01L29/0634 ,  H01L29/1095 ,  H01L29/1608 ,  H01L29/41741 ,  H01L29/4236 ,  H01L29/45 ,  H01L29/66068 ,  H01L29/7813

Abstract: 一种MOSFET设置有：碳化硅衬底（11）；漂移层（12），其具有相对于{0001}面具有50°或更大且65°或更小的偏离角的主面（12A），并且该漂移层（12）由碳化硅制成；以及栅极氧化物膜（21），其形成在漂移层（12）的主面（12A）上并与该主面接触。漂移层（12）包括形成为包括接触栅极氧化物膜（21）的区域（14A）的p型体区（14）。p型体区（14）的杂质密度为5×1016cm-3或更大。在位于p型体区（14）和碳化硅衬底（11）之间的漂移层（12）中的区域中，通过彼此对准来形成具有p导电类型的多个p型区（13），所述p型区在垂直于漂移层（12）的厚度方向的方向上彼此隔开。

公开(公告)号：CN103247680A

公开(公告)日：2013-08-14

申请号：CN201310010077.2

申请日：2013-01-11

Applicant: 住友电气工业株式会社

Inventor： 林秀树 ,  增田健良

IPC: H01L29/78 ,  H01L29/06 ,  H01L21/04

CPC classification number: H01L29/1608 ,  H01L21/3065 ,  H01L21/3081 ,  H01L29/045 ,  H01L29/0634 ,  H01L29/0696 ,  H01L29/4236 ,  H01L29/66068 ,  H01L29/66666 ,  H01L29/7802 ,  H01L29/7813

Abstract: 一种碳化硅半导体器件和制造碳化硅半导体器件的方法。碳化硅层（10）的第一区（11）构成第一表面并且具有第一导电类型。第二区（12）设置在第一区（11）上并且具有第二导电类型。第三区（13）设置在第二区（12）上并且具有第一导电类型。第四区（14）设置在第一区（11）中，所处的位置远离第一表面（F1）和第二区（12）的每个，并且具有第二导电类型。栅绝缘膜（21）设置在第二区（12）上，以便连接第一区（11）和第三区（13）。栅电极（30）设置在栅绝缘膜（21）上。第一电极（31）设置在第一区（11）上。第二电极（32）设置在第三区（13）上。

公开(公告)号：CN102959694A

公开(公告)日：2013-03-06

申请号：CN201280001186.1

申请日：2012-01-31

Applicant: 住友电气工业株式会社

Inventor： 山田俊介 ,  增田健良

IPC: H01L21/336 ,  H01L21/3065 ,  H01L29/12 ,  H01L29/78

CPC classification number: H01L29/7802 ,  H01L21/0465 ,  H01L21/31116 ,  H01L29/1608 ,  H01L29/518 ,  H01L29/66068

Abstract: 通过掩膜层（31）中的开口（OP）将第一导电类型的杂质注入到碳化硅衬底（90）上。分别形成由第一和第二材料制成的第一和第二膜（32，33）。在各向异性蚀刻过程中感测对第一材料执行的蚀刻，且随后停止各向异性蚀刻。通过由第一和第二膜（32，33）而变窄的开口（OP）将第二导电类型的杂质注入到碳化硅衬底（90）上。因此，可以以精确地自对准方式形成杂质区。

公开(公告)号：CN102859698A

公开(公告)日：2013-01-02

申请号：CN201280001188.0

申请日：2012-01-23

Applicant: 住友电气工业株式会社

Inventor： 和田圭司 ,  增田健良 ,  穗永美纱子 ,  日吉透

IPC: H01L29/739 ,  H01L21/336 ,  H01L29/12 ,  H01L29/78

CPC classification number: H01L29/7397 ,  H01L21/0475 ,  H01L21/049 ,  H01L29/045 ,  H01L29/1608 ,  H01L29/4236 ,  H01L29/66068

Abstract: 一种IGBT，包括：设置在碳化硅半导体层（3）中的沟槽（16），设置在碳化硅半导体层（3）中的第一导电类型的体区（4）；和至少覆盖沟槽（16）的侧壁表面（16a）的绝缘膜（91），沟槽（16）的侧壁表面（16a）是相对于{0001}面具有50°或更大65°或更小的偏离角的表面，沟槽（16）的侧壁表面（16a）包括体区（4）的表面，绝缘膜（91）与至少沟槽（16）的侧壁表面（16a）上的体区（4）的表面接触，并且体区（4）中的第一导电类型杂质浓度为5×1016cm-3或更大。

公开(公告)号：CN102484075A

公开(公告)日：2012-05-30

申请号：CN201080039807.6

申请日：2010-08-24

Applicant: 住友电气工业株式会社

Inventor： 穗永美纱子 ,  增田健良 ,  原田真

IPC: H01L21/336 ,  H01L29/12 ,  H01L29/78

CPC classification number: H01L29/7802 ,  H01L23/544 ,  H01L29/1608 ,  H01L29/66068 ,  H01L2223/54426 ,  H01L2223/54453 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 公开了一种制造半导体器件(1)的方法。所述方法包括下列步骤：在SiC衬底上形成包括SiC的半导体层，在该半导体层上形成膜，以及在该膜中形成沟槽(2)。半导体器件(1)配备有芯片(10)，其具有在其上形成的层间绝缘膜。半导体器件的特征在于沟槽(2)被形成在所述层间绝缘膜(17)上，以横跨所述芯片(10)。

公开(公告)号：CN102422425A

公开(公告)日：2012-04-18

申请号：CN201080020696.4

申请日：2010-04-27

Applicant: 住友电气工业株式会社

Inventor： 和田圭司 ,  原田真 ,  增田健良 ,  穗永美纱子 ,  西口太郎 ,  佐佐木信 ,  藤原伸介 ,  并川靖生

IPC: H01L29/739 ,  H01L21/02 ,  H01L21/20 ,  H01L21/336 ,  H01L29/12 ,  H01L29/78

CPC classification number: H01L29/7802 ,  C30B23/00 ,  C30B29/36 ,  C30B33/06 ,  H01L21/02378 ,  H01L21/02529 ,  H01L21/2007 ,  H01L29/045 ,  H01L29/0878 ,  H01L29/1608 ,  H01L29/66068 ,  H01L29/7395

Abstract: 本发明公开了一种IGBT(100)，其为能降低导通电阻并同时抑制缺陷产生的垂直型IGBT，且包含：碳化硅衬底(1)、漂移层(3)、阱区(4)、n+区(5)、发射极接触电极(92)、栅氧化物膜(91)、栅极(93)以及集电极(96)。所述碳化硅衬底(1)包含：由碳化硅制成并具有p型导电性的基础层(10)；和由单晶碳化硅制成并布置在所述基础层(10)上的SiC层(20)。所述基础层(10)具有超过1×1018cm-3的p型杂质浓度。

公开(公告)号：CN102246265A

公开(公告)日：2011-11-16

申请号：CN200980149548.X

申请日：2009-12-09

Applicant: 住友电气工业株式会社

Inventor： 增田健良

IPC: H01L21/02 ,  G01V8/12 ,  H01L21/306 ,  H01L21/66

CPC classification number: G01V8/12 ,  H01L21/02021

Abstract: 本发明提供了一种基板和用于制造基板的方法，其中，即使所述基板是透明的，也可以采用与检测Si基板的常规方法类似的方法来检测所述基板的存在。与进入基板(1)的中部的光(10)不同，进入透明基板(1)的端部的光(10)没有穿过基板(1)，而是被基板(1)的端部的至少一部分中存在的检测区域中的全反射面(2)全反射。光电传感器(30)可以识别到穿过基板(1)的端部的光(10)的比率减少，由此检测到基板(1)的存在。

公开(公告)号：CN101052754B

公开(公告)日：2011-11-09

申请号：CN200680001088.2

申请日：2006-03-02

Applicant: 住友电气工业株式会社

Inventor： 增田健良

IPC: C30B29/36 ,  C23C14/14 ,  C23C16/24 ,  C30B33/02 ,  C30B33/10

CPC classification number: C23C16/24 ,  C23C14/185 ,  C30B29/36 ,  C30B33/02

Abstract: 一种碳化硅衬底(1)的表面重建方法，该方法包括：在碳化硅衬底(1)表面形成硅膜(2)的硅膜形成步骤和在没有在硅膜(2)表面上提供多晶碳化硅衬底的情况下，热处理碳化硅衬底(1)和硅膜(2)的热处理步骤。此处，在热处理步骤后，可以包括去除硅膜(2)的硅膜去除步骤。另外，可以包括：在热处理步骤后氧化硅膜(2)以产生氧化硅膜的氧化硅膜形成步骤，以及去除氧化硅膜的氧化硅膜去除步骤。

公开(公告)号：CN101652833A

公开(公告)日：2010-02-17

申请号：CN200880011389.2

申请日：2008-03-10

Applicant: 住友电气工业株式会社

Inventor： 增田健良

IPC: H01L21/20 ,  H01L21/336 ,  H01L29/78

CPC classification number: H01L21/02433 ,  C30B29/36 ,  C30B33/02 ,  H01L21/02378 ,  H01L21/02447 ,  H01L21/02529 ,  H01L21/02532 ,  H01L21/02609 ,  H01L21/046 ,  H01L21/0475 ,  H01L21/3247 ,  H01L21/8213 ,  H01L29/0657 ,  H01L29/1037 ,  H01L29/1608 ,  H01L29/66068

Abstract: 公开了一种用于制造半导体器件的方法，其包括下述步骤：形成SiC膜；在SiC膜的表面形成沟槽(20)；通过向SiC膜表面提供Si，对SiC膜进行热处理；以及在通过所述热处理步骤的SiC膜的表面，获得多个宏台阶(1)以构造沟道。当设沟槽(20)一个周期长度作为L和沟槽(20)的高度作为h时，周期的长度L和高度h满足以下关系式：L＝h(cotα+cotβ)(其中，α和β分别是满足关系式0.5°≤α，β≤45°的变量)。该方法能够获得改善性能的半导体器件。