基于脉动阵列的神经网络处理器

    公开(公告)号:CN107578098A

    公开(公告)日:2018-01-12

    申请号:CN201710777741.4

    申请日:2017-09-01

    Abstract: 本发明提供一种神经网络处理器,包括控制单元、计算单元、数据存储单元和权重存储单元,所述计算单元在控制单元的控制下分别从数据存储单元和权重存储单元获取数据和权重进行神经网络相关的运算,其中所述计算单元包括阵列控制器和以脉动阵列方式连接的多个处理单元,数据和权重从不同方向至该由处理单元构成的脉动阵列中,各处理单元同时并行地对流经它的数据进行处理。该神经网络处理器可以达到很高的处理速度;同时多次重用了输入数据,由此可在消耗较小的访存带宽的情况下实现较高的运算吞吐率。

    面向神经网络处理器的近似浮点乘法器及浮点数乘法

    公开(公告)号:CN107273090A

    公开(公告)日:2017-10-20

    申请号:CN201710311756.1

    申请日:2017-05-05

    Abstract: 本发明公开了用于神经网络处理器的近似浮点乘法器及浮点数乘法。该近似浮点乘法器在执行操作数的尾数乘法操作时根据指定的精度从各操作数尾数高位开始截取部分位并在所截取的部分位前后补1得到两个新的尾数,对这两个新的尾数进行乘法运算,以得到乘积的近似尾数,以及在经规格化后的近似尾数的低位补零使其位数与操作数的尾数位数一致从而得到所述乘积的尾数。该近似浮点乘法器采用近似计算的方式,根据精度需求截取尾数的不同位数进行相应乘法操作,降低了乘法操作的能量损耗,提高了乘法运算速度,进而使得神经网络处理系统性能更加高效。

    一种高自由度机器人逆运动学的快速求解方法及系统

    公开(公告)号:CN106844985A

    公开(公告)日:2017-06-13

    申请号:CN201710066204.9

    申请日:2017-02-06

    CPC classification number: G06F17/5009 B25J9/1664

    Abstract: 本发明提出一种高自由度机器人逆运动学的快速求解方法及系统,该方法包括步骤1,将关节变量θ带入机器人运动学方程中,获得雅克比矩阵J,将所述雅克比矩阵J进行转置,获得雅克比转置矩阵JT;步骤2,生成一组投机值,为每个投机值计算相应的关节变量更新值,将每个关节变量更新值带入机器人正运动学方程中,获得相应的位姿Pk,为每个位姿Pk计算其与目标位姿P的位姿偏差Δek,及位姿偏差Δek的模errork;步骤3,在模errork的集合中选取最小值errormin,及其对应的位姿偏差Δemin与关节变量更新值Δθmin,并更新位姿偏差为Δe=Δemin,更新关节变量θ=θ+Δθmin;步骤4,判断errormin是否满足errormin

    一种基于数据压缩的神经网络处理器、设计方法、芯片

    公开(公告)号:CN106447034A

    公开(公告)日:2017-02-22

    申请号:CN201610977182.7

    申请日:2016-10-27

    CPC classification number: G06N3/06

    Abstract: 本发明提出一种基于数据压缩的神经网络处理器、设计方法、芯片,该处理器包括至少一个存储单元,用于存储操作指令与参与计算的数据;至少一个存储单元控制器,用于对所述存储单元进行控制;至少一个计算单元,用于执行神经网络的计算操作;控制单元,与所述存储单元控制器与所述计算单元相连,用于经由所述存储单元控制器获得所述存储单元存储的指令,并且解析所述指令以控制所述计算单元;至少一个数据压缩单元,用于按照数据压缩存储格式对所述参与计算的数据进行压缩,其中每个所述数据压缩单元与所述计算单元相连。本发明降低了神经网络处理器中数据资源的占用,提高了运算速度,提升了能量效率。

    故障预测方法和装置
    145.
    发明公开

    公开(公告)号:CN104346246A

    公开(公告)日:2015-02-11

    申请号:CN201310337288.7

    申请日:2013-08-05

    Abstract: 本发明提供了一种故障预测方法和装置,所述方法包括:获取系统的第一历史信息,并将所述第一历史信息在预警规则集合中进行匹配;当所述第一历史信息匹配成功,生成预警指令;响应所述预警指令,获取系统的第二历史信息,所述第二历史信息包括所述第一历史信息;将所述第二历史信息在撤警规则集合中进行匹配,所述撤警规则包括历史信息与系统无故障状态的对应关系;当所述第二历史信息匹配成功,生成撤警指令,确定所述预警指令无效。通过本发明,提高了故障预测的准确性。

    基于测量漏电变化的在线电路老化预测方法

    公开(公告)号:CN102435931B

    公开(公告)日:2013-11-20

    申请号:CN201110341368.0

    申请日:2011-11-02

    Abstract: 本发明提供一种基于测量漏电变化的在线电路老化预测方法,包括:步骤一、在电路处于空闲时,向关键通路上的关键门施加多个测量向量,得到对应于所有测量向量的所有关键门漏电变化的线性方程;步骤二、联立对应于所有测量向量的所有关键门漏电变化的线性方程,以形成关键门的漏电变化线性方程组;步骤三、求解关键门漏电变化线性方程组,得到所有关键门漏电变化量,一条关键通路的漏电变化量是这条通路上所有关键门的漏电变化量之和;和步骤四、根据关键通路的漏电变化量和时延变化量之间的相关性来预测关键通路由于NBTI效应导致的老化。通过测量漏电变化来预测电路由于NBTI效应导致的老化,避免电路执行功能操作时产生的实时噪声对测量精度的影响。

    一种快速的集成电路测试流程优化方法

    公开(公告)号:CN1330972C

    公开(公告)日:2007-08-08

    申请号:CN200410006727.7

    申请日:2004-02-26

    Inventor: 韩银和 李晓维

    Abstract: 一种快速的集成电路测试流程优化方法,通过对测试项目重排序,减少了失效芯片的测试时间。包括步骤:S10:确定验证分析阶段测试向量和测试流程;S20:确定的测试向量和测试流程对芯片进行验证分析并得到原始的通过/失效测试信息表;S30:调用转换程序将通过/失效测试信息表转化为测试项目有效性表;S40:应用基于测试效率系数的排序方法,对测试项目进行优化,得到一个优化的测试流程。本发明提出的优化方法具有简单、易于实现且优化速度快的特点。优化速度快使得本发明特别适合应用于现代SOC测试中测试项目一般都比较多的情况。

    一种单输出无反馈时序测试响应压缩电路

    公开(公告)号:CN1277181C

    公开(公告)日:2006-09-27

    申请号:CN03149074.3

    申请日:2003-06-25

    Inventor: 韩银和 李晓维

    Abstract: 本发明涉及芯片可测性设计中的测试响应压缩器。提出一种单输出时序压缩电路:商-压缩器。该压缩电路包含两个部分:(1)响应扩散网络。(2)商-移位寄存器链。为了处理扫描输出中的错误抵消,不确定位以及提供完全的诊断能力。响应扩散网络对应的扩散矩阵设计符合三个规则:(1)扩散矩阵中任意两行都不等价;(2)扩散矩阵中每一行都含有奇数个1;(3)扩散矩阵转置的秩等于商-压缩器的输入;由于商-压缩器是单输出压缩电路,所以具有压缩率高的特点。应用商-压缩器的全扫描能够增加2倍扫描链,缩短扫描链长度,减少测试时间。同时针对扫描测试中容易出现的故障模型进行特殊的设计,保证没有误判情况。商-压缩器还能处理不确定位。如果诊断的操作被插入,商-压缩器提供完全收集扫描链输出信息。

    一种即插即用片上测试向量生成电路及方法

    公开(公告)号:CN1560914A

    公开(公告)日:2005-01-05

    申请号:CN200410005454.4

    申请日:2004-02-19

    Inventor: 韩银和 李晓维

    Abstract: 本发明涉及大规模集成电路技术领域,特别是一种即插即用片上测试向量生成电路及方法。该方法和电路核心是一个非侵入式的片上测试向量生成电路。该测试向量生成电路由两个主要部分和冷冻控制电路构成,两个主要部分是:1)译码器。该译码器根据从测试设备装载的内容,产生选择修正信号对线性反馈移位寄存器中的值进行修正,使得线性反馈移位寄存器能够产生期望的测试向量。2)单值可控线性反馈移位寄存器。用于根据修正的种子,自动产生测试向量。冷冻控制电路提供了多值修正和变长窗口向量自动生成机制,使得测试向量生成过程具备了灵活性。由于测试向量产生电路可以产生确定性测试向量,保证了故障覆盖率。

    一种用于设计芯粒系统的基板布局的方法

    公开(公告)号:CN119849422A

    公开(公告)日:2025-04-18

    申请号:CN202411879483.7

    申请日:2024-12-19

    Abstract: 本发明提供了一种用于设计芯粒系统的基板布局的方法,包括:获取待布局的各个芯粒的尺寸、基板可布局区域的尺寸、每个芯粒上的各个引脚和基板上的各个端口构成的接口集合、接口集合中各个接口的连接关系以及各个引脚在芯粒上的位置,用于初始化基板布局并以最小化布线的总线长为优化目标进行布局调整,得到第一布局结果;以最小化布局密度和接口间布线的总线长的加权和为优化目标,对第一布局结果进行全局布局优化,得到第二布局结果;对第二布局结果进行调整,使布局符合芯粒间的布局合理性约束,得到第三布局结果,其中,第一至第三布局结果中的每个布局结果包括设于基板的可布局区域内的各个芯粒的布设位置以及各个端口的布设位置。

Patent Agency Ranking